CVD를 설명하기에 앞서, Deposition의 기본적인 개념(Concepts)및 종류(type)를 먼저 설명하고, CVD에 대해 다루도록 하겠다.
Basic Concepts of Thin Film Deposition
먼저 박막(Thin Film)의 3대 평가 기준은, Quality, Step coverage, Uniformity이다.
- Quality(품질)
: 증착된 막 자체의 밀도, 물리적/화학적 결함 여부, 불순물 농도, 전기적 특성 등을 의미한다. - Step coverage(단차 피복성)
: 모든 영역에 얼마나 촘촘하게 증착되는지를 나타내는 척도로서, 박막이 얼마나 일정한 두께로 덮이는지를 의미한다. - Uniformity(균일도)
: 웨이퍼 전체 면적에 걸쳐 박막의 두께나 물성이 얼마나 고르게 분포하는지를 뜻한다.
이제 박막 증착의 기본 개념에 대해 설명하겠다.
Thin Films in Microeletronic Devices
박막은 전기전도도를 기준으로 크게 Insulators(dielectrics), Conductors(metal), Semiconductors 세 가지로 분류된다.
- Insulators(dielectrics); 절연체(유전체)
: ILD(Inter-Layer-Dielectric), IMD(Inter-Metal-Dielectric), PMD(Pre-Metal-Dielecric)이 대표적인 절연막의 예시다.
위 이미지 우측 'ILD, IMD oxide' 부분이 이에 해당한다. - Conductors(metal)
: 도체는 전기가 통하는 길로, 층과 층 사이를 수직으로 연결하는 미세한 구멍을 금속으로 채우는 것을 Via 또는 Plug 증착이라 한다. 또한 Via, Plug의 배선 물질로 Al-0.5%Cu 등을 사용한다. 위 이미지의 'Metal lines, Via contact'가 이 역할을 한다. - Semiconductors
: 반도체는 게이트 전압을 어떻게 인가하느냐에 따라 전기를 통하게 할수도, 통하지 않게 할수도 있다. 이때 쓰는 박막은 게이트 재료인 poly-Si이다. 트렌지스터의 게이트 전극 물질로 금속 뿐만 아니라 다결정 실리콘(poly-Si) 박막이 널리 쓰이기도 한다.
(전극: 전기가 어떤 물질이나 소자 내부로 흘러 들어가거나 나오게 하는 '전기의 출입구' 또는 '단자' 역할을 하는 부위)
즉, 박막(Thin Film)이란 실리콘 기판 위에 쌓아 올리는 모든 층을 의미한다.
도체, 부도체, 반도체 등 재질이나 목적에 상관없이 기판 위에 인위적으로 형성하는 모든 얇은 막들을 박막(Thin Film)으로 통칭한다.
Thin Film Deposition Methods
박막을 증착하는 방법은 크게 PVD, CVD, SOG(Spin-on deposition), Electroplating(전기도금)으로 4가지가 존재한다.
다만, SOG 방법은 주력 증착 방식에서 밀려나서 생략한다. 또한 Electroplating은 Deposition 공정에서 배우는 것보다 BEOL 금속 배선 공정에서 배우는 것이 더 타당하여 생략한다.
- Physical vapor deposition (PVD)
: 증착하고자 하는 물질을 기체 상태로 만들어 기판 위에 쌓는 방식이다. 주로 금속 증착에 사용된다.
PVD의 종류로는, Sputtering과 Evaporation이 있다. PVD는 높은 직진성으로 인해 step coverage가 좋지 않다. - Chemical vapor deposition (CVD)
: 증착하고자 하는 물질의 분자를 그대로 붙이는 방식이 아닌, 다양한 형태의 화합물을 이용해서 이 화합물의 화학 반응을 통해 기판 위에 박막을 형성하는 방식이다. 이때 반응하는 화합물은 반응 가스 형태로 주입된다. 주로 실리콘 및 절연체(유전체) 증착에 사용된다. 또한 PVD보다 Step coverage가 우수하다.
바람직한 증착의 요구 조건 (I)
박막 증착이 잘되었는지 판단하는 척도는 앞서 설명한대로 총 세 가지이다.
- Quality
: 우수한 전기적 및 기계적 특성(원하는 조성, 적은 결함과 불순물을 가진 높은 밀도의 박막), 즉 전기적 및 기계적인 특성이 얼마나 이론적인 값에 근접하는가를 보는 것이 목적이다. - Thickness uniformity
: 웨이퍼 내에서의 균일도(WIW), 웨이퍼 간의 균일도(WTW) 등을 의미한다. 즉, 웨이퍼 한 장 내에서의 박막 두께는 그 중심부와 가장자리의 두께 차이가 없어야 하며, 박막이 증착된 여러 장의 웨이퍼의 두께 차이 또한 없어야 한다. - Step coverage
: 필름이 균일하게 덮이는지를 의미하는 파라미터이다. 모든 영역(굴곡진 계단, 평탄한 부분)에 얼마나 촘촘하고 균일하게 증착되는지를 뜻한다.
바람직한 증착의 요구 조건 (II)
Step coverage는 미세 패턴을 채울 때 굉장히 중요한 지표이다. Step coverage가 좋지 않으면 여러가지 defact이 발생하게 된다.
만약 Step coverage가 좋지 않은 증착 공정을 사용하면 바닥이나 측벽에 박막이 얇게 쌓이는 동안 위쪽 부근에는 박막이 두껍게 쌓일 것이다. 위쪽 부근에만 두껍게 증착되어버린 현상을 오버행(Overhang) 현상이라 한다.
오버행 현상이 심해지면 내부 공간이 완전히 채워지기 전에 위쪽이 먼저 막힐 것이다. 그러면 내부 공간은 빈 공간인 보이드(Void)가 형성된다. 이는 절연 파괴를 유발하는 치명적인 defact이다.
이때 이런 Void를 채우기 위해 Filling이라는 공정을 사용한다.
Filling이란 미세 패턴 내부의 빈 공간(Void, Trench, Hole 등)을 박막 물질(절연 물질 or 금속 물질)로 완전히 채워 넣는 공정을 의미한다. 주로 STI, ILD, IMD 공정 등에서 요구된다.
즉, 패턴 사이가 가까워지거나 패턴이 미세화 될 때 Step coverage가 좋지 않으면, Filling이 잘 안된다. 측벽이나 바닥에 증착되는 속도보다 위쪽 입구에 증착되는 속도가 더 빠르면 바닥이 다 채워지기도 전에 위쪽 입구가 막혀버리고 이 빈공간을 Void라고 부른다고 앞서 언급했었다.
현대 반도체 공정은 디바이스의 스케일링이 심화되고, 따라서 패턴은 점점 더 미세화 되기에, Step coverage는 항상 중요하다.
Aspect Ratio(종횡비) & Step coverage
Aspect Ratio는 패턴의 난이도를 의미한다.
$$A/R = \frac{h}{w}$$
h는 길이 또는 구멍의 크기, 즉 깊이를 나타내고, w는 패턴의 폭을 나타낸다.
과거에는 패턴의 폭이 넓어 A/R의 값이 1미만이었으나, 최근 최첨단 소자에서는 소자의 스케일링 때문에 A/R의 값이 50, 100 등으로 패턴의 폭은 좁아졌지만 그 깊이는 매우 깊은 형태를 가진다.
즉, A/R의 값이 높으면 높을수록 공정의 난이도는 매우 높다.
패턴 모양에 따라 식각이 되어진 산화막이 있고, 그 위로 증착을 진행하는 것은 A/R이 커질수록 매우 어렵다. A/R이 크다는 것은 폭은 좁고, 깊이는 엄청 깊은 고난이도의 패턴이라, 증착 난이도가 기하급수적으로 상승한다.
A/R이 커질수록 공정이 어려워지는 이유는 다음과 같다.
- Shadowing Effect(입자의 도달 확률 저하)
: 증착을 위한 반응 가스가 진공 챔버 내에서 날아올 때, A/R이 큰 구조에서는 입자가 깊은 바닥까지 도달하는 것 자체가 매우 어렵다. 입자들은 바닥에 닿기 전에 좁은 측벽에 부딪혀 막을 형성해 버릴 확률이 매우 높다. - Overhang
: 위쪽 입구나 측벽에 막이 형성되어 버리면 앞서 설명한 오버행 현상이 발생한다. - Void
: 오버행이 계속 누적되면 위쪽 입구끼리 맞닿아 막혀버려 내부에 빈 공간(Void)이 남게된다. 이는 소자의 누설 전류 등을 유발해 반도체 칩의 불량으로 직결된다.
Step Coverage는 SC = s1/t 또는 SC = s2/t 로 표현된다. 이는 오직 측벽(Sidewall) step coverage를 측정하는 공식이다.
바닥(Bottom) step coverage를 측정하는 공식은 tbottom/ttop으로 표현된다(이때 ttop = t).
t와 s의 차이가 적으면 step coverage가 좋은 것이다. 즉, Step coverage의 값은 1과 가까울수록 우수한 증착 공정임을 뜻한다.
Kinetics of CVD
CVD의 반응 속도론에 대해 설명한다.
우선 간략하게 CVD의 기본 원리에 설명하자면, CVD의 메커니즘은 러프하게 Mass Transfer → Surface Reaction의 순서로 이루어진다.
그리고 CVD는 PVD보다 step coverage가 더 우수하다. 그리고 PVD는 직진성이 강하기에 step coverage가 좋지 않다는 사실을 다시 한번 상기 시켜 줬고, 이제 CVD의 메커니즘에 대해 설명한다.
Chemical Vapor Deposition (CVD)
CVD란, 기판 표면에서 반응 가스들 간의 화학 반응(불균일 반응)을 이용하여 박막을 생성하는 공정이다. 즉 표면에서 반응한다.
여기서 불균일 반응(Heterogeneous reaction)이란, 기체가 확산되어 고체(웨이퍼 표면)에 도달한 후 화학 반응이 일어나고, 이후 화학 반응을 통해 생성된 부산물은 확산을 통해 다시 빠져나가는, 즉 단계별(직렬)로 반응이 일어나는 반응이다.
물론 CVD의 상세 메커니즘은 이와 조금 다르지만, 매우 유사하다.
만약 균일 반응이었다면, 확산과 화학 반응이 동시에 일어났을 것이다.
CVD의 Main advantages를 알아보면,
PVD보다 우수한 step coverage, 낮은 기판 손상(플라즈마로 물리적 타격을 주는 스퍼터링에 비해 웨이퍼 표면에 가해지는 데미지가 적다.)이 있다.
그러나 이런 CVD의 장점에도 불구하고 과거와 현재 모두 Metal(컨덕터, 인슐레이터)은 CVD가 아닌 PVD(스퍼터링)으로 진행한다. 이유는 Metal의 CVD는 매우 어렵기 때문이다. 금속을 포함하는 Precursor를 개발하는 것이 매우 어렵고, 반응 후 박막 내부에 불순물이 남아 배선의 저항이 높아지는 단점 등이 존재하기 때문이다.
CVD로 증착이 가능한 물질은 Metal을 제외하고 되게 여러가지가 있다.
Poly-Si, amorphous Si, 산화막(SiO2), 질화막(Si3N4), 그리고 다양한 metal-oxide(Al2O3, Ta2O5 등)도 증착이 가능하다.
앞서 Metal은 증착이 안된다고 했지만, 금속 산화물은 증착이 가능하다. 왜냐하면 금속 산화물은 전기를 차단하는 절연막 용도로 쓰이기 때문이다. 오히려 일반적인 산화막보다 더 뛰어난 High-K 물질이기에 더 각광받는 추세이다.
그리고 Metal 모두가 CVD로 증착할 수 없는 것은 아니고, 예외 물질이 존재한다. W, Ti, TiN, TaN 등이 CVD로 증착할 수 있는 예외 금속들이다.
W는 금속 배선 공정 때 Plug로 사용되고, Ti, TiN, TaN은 금속 배선 공정 시 Contact Plug 또는 Via에 W을 증착하기 전 Barrier 물질로서 활용된다.
CVD 증착 시 화학 반응식에 대해 알아보자.
$$AX(g) + BY(g) \rightarrow AB(s) + XY(g)$$
AX(g)와 BY(g)는 챔버 내로 주입되어 기판에 흡착하는 반응 가스이다. 이때 이 반응 가스들이 이동하여 기판에 흡착을 하고 반응을 하려면 에너지를 가해야 한다.
AB(s)는 기판 표면에서 화학 반응을 통해 형성된 박막이다. 그리고 XY(g)는 반응 후 남은 부산물 가스로, 진공 펌프를 통해 외부로 배출된다.
바로 위에서 반응 가스들의 화학 반응을 위해서는 에너지가 필요하다고 했다.
- Thermal CVD: 가장 대표적이고 널리 쓰이는 CVD로 웨이퍼를 올려두는 척(Chuck)을 뜨겁게 달구어 열을 가하는 방식이다.
- Photo CVD: 빛을 이용한 CVD로 그렇게 자주 쓰이지는 않는다.
CVD 메커니즘을 정리하자면, 챔버 내부로 주입된 가스가 기판 표면에서 열을 받으면 반응 가스들(표면에서 A+B가 되는 것임)끼리 표면에서 반응하여, 즉 화학 반응을 일으켜 표면 위에 목표 박막(poly-Si, W, Al2O3 등)이 증착된다.
Steps Involved in a CVD Process
CVD 증착은 단순하게 일어나는 것이 아니라 꽤나 세부적인 단계를 거쳐 일어난다.
APCVD(상압)를 예시로 설명을 하겠다.
- 반응물(gas)의 증착 영역으로의 이동
: 챔버 외부에서 주입된 반응 가스가 메인 기류(Gas Stream)를 타고 웨이퍼 근처로 들어오는 단계이다. - 반응물(gas)이 메인 기류에서 경계층을 통과하여 웨이퍼 표면으로 이동
: 경계층(Boundary layer)이란, 고체 표면에 인접한 유체들이 벌크 유체(여기서는 메인 기류)와는 다른 속도 분포를 가지는 현상이다. 이 정의는 유체역학적 경계층이지만, 챔버 내에서는 유체역학적, 열적, 농도적 경계층이 모두 존재한다.
그러나 이후 물질 전달을 계산할 때 기준이 되는 것은 농도 경계층이다. 가스가 주입되고, 웨이퍼 표면에는 가스가 반응하여 소모되고 있으므로, 챔버 내에서는 농도 구배가 형성되기 때문이다. - 반응물(gas)이 웨이퍼 표면 위로 흡착
: 가스 입자가 웨이퍼 표면에 찰싹 달라붙는 단계이다. - 표면 반응 (Surface reation)
: 표면에 달라붙은 가스들이 기판의 열을 받아 화학 반응을 일으켜 고체 박막(Thin Film)으로 변하는 핵심 단계이다. - 부산물(by-products)의 탈착
: 화학 반응 후 남은 쓸모없는 부산물(찌꺼기 가스)이 표면에서 떨어져 나온다. - 부산물이 경계층을 통과하여 이동
- 부산물이 영역 밖으로 배출
: 부산물이 메인 기류를 타고 챔버 밖으로 완전히 빠져나간다.
위 이미지는 Quartz Tube(수평형 석영관) 방식의 APCVD이다.
이때, APCVD는 강제 배기 장치를 통해 메인 기류를 만들어, 가스를 주입하거나 부산물을 밖으로 빼낸다.
그러나 LPCVD, PECVD, ALD 등의 CVD는 진공 상태에서 진행되므로 진공 펌프를 사용하며, 이 진공 펌프를 이용해 메인 기류를 형성하여 가스를 주입하거나 부산물을 밖으로 빼낸다.
Determining Steps (속도 결정 단계)
CVD 증착의 속도를 결정하는 단계는 대부분의 경우, 2~5단계에 의해 결정된다.
- Mass Transfer
: 물질 전달되어 기판에 얼마나 빠르고 많이 도달해서 흡착되는지를 의미한다.
위 그림 기준 2단계에 해당된다. 반응 가스가 웨이퍼 표면까지 물리적으로 이동해 오는 유량(Flux)을 F1이라 한다. - Surface Reaction
: 표면에 도달해 흡착된 가스들이 얼마나 빠르게 화학 반응을 일으켜 박막을 형성하는지를 의미한다.
위 그림 기준 3~5단계에 해당된다. 웨이퍼 표면에서 고체 박막으로 변하는 화학적 반응 속도(Flux)를 F2라 한다.
CVD 증착 속도는 Mass Transfer과 Surface Reaction이 결정한다. 그리고 CVD는 Mass Transfer과 Surface Reaction이 직렬로 일어나는 공정이다.
직렬 구조에서는 가장 느린 단계가 전체 공정의 속도를 지배한다. 즉, 아무리 웨이퍼의 온도가 뜨거워 화학 반응(F2)이 일어날 준비가 되어 있어도 가스 유량이 적어 표면으로 다가오는 속도(F1)가 느리다면 전체 박막은 천천히 쌓일 수 밖에 없다.
반대의 경우도 마찬가지다.
Kinetics of CVD (I) - Mass Transfer
경계층을 가로지르는 가스의 전달은 확산(Diffusion)을 통해 일어난다.
Fick's 1st Law Difusion 공식을 가져오면,
$$F_1 = -D_G \frac{\partial C}{\partial x} \approx \frac{D_G}{\delta_S} (C_G - C_S)$$
이때 수식을 단순화하기 위해 물질 전달 계수를 정의하면,
$$h_G = \frac{D_G}{\delta_S}$$
(δ_s = 경계층의 두께)
결과적으로 물질 전달 속도(F1)는 벌크 가스의 농도(CG)와 표면 가스의 농도(CS)의 차이에 비례하게 된다.
$$\therefore F_1 = h_G(C_G - C_S)$$
이때 hG는 대류 물질 전달 계수로써, 물질 전달의 속도를 결정한다.
벌크 유체의 기류는 매우 복잡하고 흐름이 빠르지만, 경계층 내부로 들어온 가스들은 흐름이 일정하다.
이때 웨이퍼 표면에서는 가스가 계속 반응하여 고체(박막)로 바뀌어 사라지고 있다. 즉, 표면 가스 농도는 매우 낮거나 0에 가깝다.
이렇게 되면, 벌크 쪽에서는 고농도, 표면 쪽에서는 저농도가 되어 확산(고농도→저농도)이 일어나 경계층 내의 흐름은 표면 쪽으로 이동하게 된다. 경계층 내의 흐름이 표면으로 계속 이동하게 되면 경계층을 뚫고, 반응 가스들이 표면에 도달한 후 반응 가스들끼리 화학 반응이 일아나 박막을 형성하게 된다.
Kinetics of CVD (II) - Surface Reaction
표면 반응에 의해 소비되는 반응물의 화학 반응 속도(Flux)는 다음과 같이 수식으로 표현된다.
$$F_2 = k_s C_S$$
이때 ks는 표면 반응 상수(cm/sec)로써, 오직 온도에 의해 결정된다. 온도가 높을수록 ks 값이 커져서 반응이 빨라진다.
즉, ks는 온도에 따른 화학 반응 속도를 결정한다.
따라서 물질전달(hG)과 화학반응(ks)은 항상 직렬로 일어난다.
Arrhenius Plot of Deposition Rate
앞서, 증착 속도는 물질전달과 화학반응에 의해 결정되고 이 둘은 직렬로 일어나며, 이중 더 느린 단계가 전체 공정 속도를 지배한다고 설명했었다.
위 그래프는 증착 속도의 아레니우스 그래프를 나타낸 것으로,
x축은 1/T(절대 온도의 역수), y축은 log scale로 표현된 박막의 증착 속도이다.
아레니우스 그래프로 표현한 이유는, 온도를 제어함에 따라 어떤 단계가 증착 속도를 결정하는 단계인지를 쉽게 파악할 수 있고, 더 나아가 실제 반도체 공정에서 어떻게 제어하면 좋은지를 알 수 있기 때문이다.
고온 구간과 저온 구간에 따라 공정의 전체 증착 결정 속도(Net Growth Velocity)를 지배하는 메커니즘이 달라진다.
- High temperature regime (고온 구간 / 그래프 좌측 영역)
: 온도가 높을 때는 물질 전달(h_G)이 증착 속도를 결정한다.
기판 온도를 아무리 높여도 반응 가스의 주입 속도(h_G)가 이를 따라가지 못하기에, 결국 느린 h_G가 전체 증착 속도를 결정한다(Mass Transfer Controlled). 기판 온도를 높이면 가스의 확산 능력이 좋아져 물질 전달 속도(h_G)도 미세하게 빨라진다. 하지만 고온의 기판에서 일어나는 표면 화학 반응(k_s)에 비하면 물질 전달의 속도가 빨라지는 정도는 아주 미세하다. 그렇기에 온도에 대한 h_G는 constant인 것이다(실제로는 h_G ∝ T).
아레니우스 식은 k_s = k_0 exp (-E_a/kT)이다. 화학 반응 속도(k_s)는 온도에 지수함수적으로 비례한다. 그러나 물질 전달 계수(h_G)는, h_G ∝ T 이므로, 온도를 올려봤자 화학 반응 속도가 오르는 것에 비해서 물질 전달 계수는 거의 안오른다고 봐도 무방하다. 이는 log scale에서는 티가 나지 않기에 h_G = constant인 것이다. 결과적으로, 고온 구간에서는 챔버 내 기판의 온도가 위치에 따라 흔들려도 물질 전달(h_G)에 의한 증착 속도는 일정하게 유지되기 때문에 웨이퍼 전체에 걸친 박막의 Uniformity(균일도; 두께)는 항상 일정하다는 장점이 있다. 즉, 고온에서 박막의 퀄리티가 매우 좋다.
그러나 고온 구간에서는 물질 전달(h_G)이 지배하므로 미세한 온도 변화에는 끄떡없지만, 가스 기류와 경계층의 두께(δ_S) 등 기하학적 환경에 극도로 민감하다. 온도가 일정하게 유지되더라도 가스를 불어넣는 방향이 삐뚤어지거나 가스의 유속이 달라져서 웨이퍼 위치별로 경계층의 두께(δ_S)가 달라진다면 박막의 Uniformity가 틀어지게 된다(단점).
따라서 고온 구간은 온도 변화에는 안정적이나 가스 기류에는 불안정한 구간이다. - Low temperature regime (저온 구간 / 그래프 우측 영역)
: 온도가 낮을 때는 표면 반응 속도(k_s)가 증착 속도를 결정한다. 온도가 낮아지면 표면에서의 화학 반응(k_s)이 극도로 느려진다. 가스가 아무리 빨리 날아와도(높은 h_G), 기판 위에서 반응을 못하고 정체되므로, 전체 증착 속도는 표면 반응 속도에 의해 결정된다(Reaction Controlled).
아레니우스 식에 의해 저온 구간에서의 증착 속도는 온도에 지수적으로 비례하여 급격히 떨어진다. 따라서 온도가 아주 조금만 변해도 박막의 증착 속도가 달라지고, 박막의 두께(Uniformity: 균일성)도 심하게 변한다. 즉, Uniformity는 온도에 매우 민감하다는 단점이 존재한다.
또한 저온 구간에서는 가스가 도달하는 과정이 증착 속도에 전혀 영향을 주지 못한다. 즉, 가스의 유속이 달라져 경계층 두께(δ_S)가 달라져도, 어차피 표면에서 반응을 해야 증착이 되기에, 경계층 두께(δ_S)에 대한 의존성이 없다는 장점이 존재한다.
특히 증착 속도가 낮은 저온 구간에서는 가스가 기판 표면에 닿자마자 고체 박막으로 굳어버리지 않고, 반응하기까지 시간적 여유가 생기기에, 가스 입자들이 표면을 타고 좁은 트렌치(Trench)나 비아(Via)의 가장 깊은 곳까지 충분히 내려갈 수 있다.
그 결과, Step coverage과 Filling이 매우 좋다는 장점도 존재한다.
Example: Si Epi APCVD
이론적인 그래프가 실제 반도체 공정 데이터와 일치하는지 보기 위해 예시로 실리콘 에피택셜 APCVD의 증착 데이터를 가지고 왔다.
그래프를 보면, y축은 실제 증착 속도(Growth Rate), 아래쪽 x축은 10^3 /T(K), 위쪽 x축은 섭씨온도이다.
SiH4, SiH2Cl2 등 어떤 실리콘 전구체(Precursor) 가스를 사용하더라도, 그래프의 형태는 정확히 두 구간으로 꺾이는 형태를 띤다.
- 대략 1100℃ 이상의 고온(왼쪽)에서는 기울기가 평평한 형태를 보이며, 이는 Mass Transfer controlled 구간임을 증명한다.
- 대략 800℃ 이하의 저온(오른쪽)에서는 기울기가 가파른 형태를 보이며, 이는 Reaction controlled 구간임을 증명한다.
Stagnant Boundary Layer
'Semi-Conductor > ISRC 교육 기록' 카테고리의 다른 글
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(2) (0) | 2026.05.28 |
|---|---|
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(1) (0) | 2026.05.21 |
| [반도체 공정] #3. 이온 주입(Ion Implantation) 이론 (0) | 2026.05.07 |
| [반도체 공정] #2. 산화공정(Oxidation) 이론(2) (0) | 2026.02.18 |
| [반도체 공정] #2. 산화공정(Oxidation) 이론(1) (0) | 2026.02.16 |