이온 주입을 설명하기 전, 알아두면 좋은 몇 가지 기초 개념 및 파라미터에 대하여 간단하게 설명하고, 이온 주입에 대해 설명하겠다.
우선 어떤 물질이건 에너지 상태가 낮은 것이 더 안정한 상태이다. 전자와 hole도 가급적 낮은 에너지 상태로 가려는 경향이 있다.
Conduction band(E_C, 전도대): 전자가 거의 다 비어있는 상부의 에너지 밴드이다. 즉 전자가 들어갈 수 있는 높은 에너지 영역을 의미하고, 컨덕션 밴드에 있는 전자들은 낮은 에너지 상태로 가려고 한다. 그렇기에 컨덕션 밴드의 아랫쪽에 전자가 모여있게 된다. 다시 말해 대부분의 전자는 컨덕션 밴드의 최소값에 모이고, 이 최소값을 E_C라고 한다.
Valence band(E_V, 가전자대): 전자가 꽉 차있는 하부의 에너지 밴드이다. 전자의 개수가 무한한게 아니어서 가전자대 윗부분이 일부분 비어진다. 밸런스 밴드에 있는 hole들은 낮은 에너지 상태로 가려한다. 즉 hole은 밸런스 밴드 위 쪽에 존재한다. 다시 말해 대부분의 hole은 밸런스 밴드 최대값에 존재하며, 이 최대값을 E_V라고 한다.
전자의 위치는 아래쪽일수록 낮은 에너지, hole의 위치는 위쪽일수록 낮은 에너지를 갖고 있다.
energy bandgap(E_g, 에너지 밴드갭): 전도대와 가전자대 사이의 전자가 존재할 수 없는 금지된 에너지 영역이다. 즉, 에너지 상태를 가질 수 없다.
Fermi level(E_F, 페르미 준위): 열적평형상태에서 전자가 채워질 확률이 50%인 에너지 준위이다. 전자는 궤도에 존재하는 것이 아닌 확률적으로 분포하며 이를 구름형태로 나타낸다. 페르미 준위는 이러한 전자 존재 확률이 50%인 에너지 준위를 의미한다.
Donor level(E_D): 15족 불순물이 전자를 내놓기 직전에 전자가 머무는 에너지 상태
Acceptor level(E_A): 13족 불순물이 실리콘 격자에 주입되었을 때 형성되는 전자를 받아들일 수 있는 상태
Ø(dose): 불순물 이온 개수/cm^2 → #/cm^2
C(농도): 불순물 이온 개수/cm^3 → #/cm^3
더 자세히 설명하면 주제를 벗어나므로 여기서 마치겠다.
본격적인 설명에 앞서, 반도체의 전기전도도를 높이는 방법은 총 3가지가 있다.
1. 열을 가함
2. 빛을 조사
3. 불순물 주입
이때 1번과 2번은 계속해서 에너지를 공급해야해서 매우 비효율적이다.
3번 불순물 주입은 한번 도핑하면 영구적으로 전도성이 향상되므로 현대 반도체 공정에서 필수적으로 쓰인다.
불순물 주입 방법은 Carrier의 개수를 늘려주는 것이다.
이때 이온 주입이란 실리콘 기판에 의도적으로 불순물을 주입하는 과정, 즉 3번의 방법을 의미한다.
불순물 주입
위 이미지는 300K(상온)에서 나타내어지는 진성(순수)실리콘과 외인성 실리콘을 보여준다.
이때 T=0K, 즉 절대영도에서의 진성 실리콘의 전자는 전부 밸런스 밴드에 꽉 차있을 것이다. 그러나 상온으로 올리는 순간 열적 에너지에 의해 밸런스 밴드에 있던 일부분의 전자들이 에너지 밴드갭(E_g)을 뛰어넘어 컨덕션 밴드로 올라간다.
외인성 실리콘이란, 외부의 요인(도핑)에 의해 전기전도성이 변화한 실리콘을 의미한다.
14족 원소인 실리콘에 도핑하는 원소에 따라 N형 반도체(N형 기판), P형 반도체(P형 기판)으로 나뉜다.
- N형 반도체
: 15족 원소(As, P 등과 같은 donor)를 주입하면 실리콘과 결합 시 전자가 하나 남고, 이 전자는 Free Electron으로 이동한다.
15족 원소(donor)가 가진 잉여전자는 처음에는 E_D에 위치해있다. 그러나 E_D는 E_C와 너무 가까워서 약간의 열에너지만을 받아도 쉽게 E_C로 이동하게 된다. 즉 전자는 E_D에서 E_C로 이동하게 된다. 덩달아 E_F도 전자가 늘어난 방향인 위 쪽(E_C)으로 상승하게 된다.
이때 15족 원소는 원래 가지고 있던 전자 하나를 버렸으므로 이 원자는 양이온이 된다.
페르미 준위(E_F)는 도핑(N 도핑 시)에 의해 전자가 늘어나면 상승한다. 즉 E_F는 전자의 수와 연관이 있다. - P형 반도체
: 13족 원소(B 등과 같은 acceptor)를 주입하면 실리콘과 결합 시 전자가 하나 부족해서 hole이 생긴다. 이때 생성된 hole의 위치는 E_A이다. 이 빈자리를 채우기 위해 E_V에 위치해있던 실리콘의 전자를 하나씩 E_A의 빈자리로 가져오면서, E_V에는 빈자리(hole)가 많이 생겨지고, E_A는 안정된 구조를 가지게 된다. E_F는 hole이 늘어난 방향인 아래쪽(E_V 쪽)으로 내려가게 된다.
이때 13족 원소는 실리콘의 전자 하나를 뺏어와서 이 원자는 음이온이 된다.
정리를 하자면, N도핑(15족 원소) 시 전자수가 증가하고, P도핑(13족 원소) 시 전자수는 줄고 정공(hole)의 수는 증가한다.
이때 우리는 mass-action law를 정의할 수 있다.
$$np = n^2_i$$
mass-action law란 반도체 내 전자와 hole이 열적평형상태에 있으면 전자 농도(n)와 hole 농도(p)의 곱은 항상 n2i 으로 일정하다는 것을 의미한다.
다만 mass-action law는 볼츠만 근사의 조건을 따르므로 볼츠만 근사가 적용이 안되는 상황에서는 이 법칙은 만족하지 않는다.
볼츠만 근사를 알려면 Fermi - Dirac statistics와 Fermi - Dirac function에 대해 알아야한다.
간단하게 설명하자면,
전자들 각각의 움직임보다 전자 무리의 통계적인 행동 규칙을 이해하는 것이 중요하고, 전자들 각각의 움직임보다 각각의 에너지 상태에서 전자들이 어느정도 존재하는지의 분포와 그 분포의 움직임이 중요하다. 이것이 Fermi - Dirac statistics를 의미한다.
Fermi - Dirac function이란 이러한 전자 무리의 통계적 행동 규칙을 함수화 한 것으로 페르미 레벨에 따라서 함수의 분포가 많이 바뀌게 된다. (따로 수식적인 부분은 다루지 않을 것이다.)
위 그래프를 보면 알 수 있듯이, 온도가 크면 클수록 넓게 퍼지는 그래프 형태가 된다.
그리고 에너지가 낮은 밸런스 밴드 영역에 대해서는 전자가 채워질 확률이 ~1에 가깝고, 에너지가 높은 컨덕션 영역에서는 전자가 채워질 확률이 ~0에 가깝다.
또한 하나 더 알 수 있는 사실은 밸런스 밴드 기준 점점 더 높은 에너지 영역으로 갈수록 전자가 일부분 비워진 것을 알 수 있는데, 이는 주변 열적 에너지를 받아 전자가 높은 에너지 영역인 컨덕션 밴드에 도달했다가 다시 에너지를 잃고 밸런스 밴드로 떨어지고를 반복한다는 것이다. 이것이 반도체 내에서의 전자 모습이고, 우리가 외부에서 봤을 때 밸런스 및 컨덕션 밴드의 전자와 hole의 농도가 일정하게 유지되는 것처럼 보이는 것이다.
Fermi - Dirac function은 전자가 state를 채울 확률 또는 hole이 채워질 확률을 나타내는 함수이다.
볼츠만 근사란 E(에너지)>E_F, 즉 페르미 레벨의 위쪽일 때 페르미-디렉 함수가 간단한 볼츠만 함수로 수렴하는 것을 의미한다.
위 그래프를 보면, 에너지가 E_F보다 큰 영역일 때는 두 그래프의 선이 하나로 일치되는 현상이 나타난다.
또한 수식적으로 봤을 때 복잡한 페르미-디렉 함수에서, (E - E_F) >> kT, 즉 exp함수 내에 있는 값이 커져 "1+"가 무시된다.
그렇기에 에너지가 E_F보다 클 때는 간단한 볼츠만 함수로 근사가 가능하다.
즉 mass-action law는 에너지의 크기가 커 전자가 존재할 확률이 낮을 때 적용된다.
그러나 실리콘 기판이 아닌 다른 화합물 반도체(예: GaAs, GaN 등)에서는 반드시 13족이 Acceptor, 15족이 Donor인 것이 아니다.
기판이 실리콘 일 때만 13족 원소가 Acceptor, 15족 원소가 Donor이다.
또한 불순물의 타입이 불순물 준위로부터 E_V또는 E_C까지의 거리를 결정하지 않는다. 즉 Donor level과 E_C, Acceptor level과 E_V가 반드시 서로 가까이 있는 것은 아니다.
실리콘 기판에 As나 B 등의 불순물이 아닌 전이 금속류(Au, Fe 등)을 주입하면 밴드갭 한 가운데에 Donor level 또는 Acceptor level이 생겨나게 된다.
그러나 우리는 상온의 적은 열에너지만으로 100% 이온화를 할 수 있도록 하기 위해 E_C, E_V에 가까운 불순물인 As나 B등의 불순물을 주입하는 것이다.
즉 불순물의 타입이 As나 B와 같은 15족, 13족 원소일 때는 Donor level과 E_C, Acceptor level과 E_V가 반드시 서로 가까이 존재할 수 밖에 없다.
불순물 주입의 목적
불순물(이온)을 주입하는 이유는 전기전도도를 높이거나 비저항을 낮추기 위해서다.
반도체 소자의 전체 저항(R)은 다음 공식을 따른다.
$$R = \rho \frac{L}{A}$$
여기서 이온 주입 공정은 회로의 물리적 형상(L/A)을 바꾸는 것이 아니라, 물질 고유의 특성인 비저항(ρ) 자체를 낮추는 데 그 목적이 있다.
L/A는 엔지니어가 결정 가능한 파라미터로 물성 파라미터가 아니다. 즉 비저항(ρ)이 물성 파라미터로 물질 고유의 특성을 나타낸다.
그러나 도핑 농도가 높아지면 이온화된 불순물 산란에 의해 전자의 이동도(mobility)가 감소해서 농도와 비저항의 관계가 10배, 1/10배가 아니라 10배, 1/8배 이런식으로 된다.
$$\rho \approx \frac{1}{q(n \mu_n + p \mu_p)}$$
위 식은 비저항의 일반식이다.
이때 주입된 도펀트 농도(n)와 비저항의 관계는 압도적인 농도 차이에 의해 다음과 같이 근사할 수 있다.
간단하게 N-type을 기준으로 설명하자면, n = ni + ND로 표현되는데
- n_i: 순수한 캐리어 농도를 의미하며, 도핑을 안한 순수 실리콘이 상온에서 가지고 있는 기본 전자 농도를 말한다.
(약 1010cm-3) - N_D: Donor의 농도를 의미한다. 도핑을 통해 이 값은 약 1015cm-3을 가진다고 가정하자.
n = 1010 + 1015 = 1015cm-3 = ND가 된다.
즉 다음과 같이 근사할 수 있다.
N-type: $$\rho \approx \frac{1}{q N_D \mu_n}$$
마찬가지로 P-type 또한 같은 논리로 근사하면,
P-type: $$\rho \approx \frac{1}{q N_A \mu_p}$$
(q: 전하량, µ: 캐리어 이동도, N: 주입된 도펀트 농도이고 단위는 둘 다 cm-3)
잊지 말아야 할 점은 각각의 식은 Donor, Acceptor 중 하나를 도핑했다고 가정해서 근사한 식이다.
즉, 불순물의 농도(N)를 정밀하게 제어함으로써 반도체의 전기 전도도를 우리가 원하는 타겟으로 정확하게 맞출 수 있는 것이다.
전자 및 정공 이동도의 도핑 농도 의존성
반도체 칩 안에서는 NMOS와 PMOS가 세트로 묶여서 돌아간다. 이걸 CMOS라고 한다. 그러나 전자의 이동도는 hole의 이동도 보다 약 2.8배 빠르다. 똑같이 전압을 걸어도 NMOS는 전류가 잘 흐르는데, PMOS는 전류가 잘 흐르지 않는다. 이러면 칩의 동작 밸런스가 붕괴된다.
수식을 보면 전류량은 이동도와 채널의 폭/길이에 비례한다.
$$I_D \propto \mu \frac{W}{L}$$
이때 L(채널 길이)은 최소 선폭이라 건들면 안된다. 무슨 뜻이냐면 '흔히 3나노 공정, 5나노 공정' 할 때 극한으로 줄여놓은 길이다. 즉 공정의 한계치까지 줄여놓은 상태라 더 줄이는 것은 불가능에 가깝다.
대신 W(채널 폭)를 조절해서 PMOS와 NMOS의 전류(I_D)를 똑같이 맞춘다.
정리하자면, 정공이 지나가는 PMOS의 W_p를 전자가 지나가는 NMOS의 W_n보다 2.8배 넓게 설계해준다.
위 회로도를 보면 실제로 위에 있는 PMOS width가 아래 NMOS width보다 훨씬 두껍게 그려져 있는 것을 확인할 수 있다.
PN 접합
소스와 드레인이 n형, 실리콘 기판은 p형으로 도핑되어있다.
zero bias(왼쪽 그림, 전압 안 걸었을 때)를 보면, N형에는 전자가 P형에는 정공이 많이 있는 것을 확인할 수 있다.
이때 pmos와 nmos가 만나 공핍층(에너지 장벽)이 형성되어 서로 넘어가지 못하는 상태이다.
이때 오른쪽 그림처럼 Forward bias condition(순방향 전압 인가)을 걸었을 때를 보자.
순방향 전압은 P형에 (+), N형에 (-) 전압을 건다.
$$W = - qV$$
이 식에 따라 p형에 (+)전압을 걸면 에너지 밴드 위치가 낮아지고, n형에 (-)전압을 걸면 에너지 밴드 위치가 높아져 두 접합 사이의 에너지 장벽 차이가 없어진다.
그림을 보면 에너지 장벽 차이가 없어지자마자 N형에 있던 전자는 P형 방향(에너지가 낮아지는 방향)으로 넘어가고, P형에 있던 hole들은 N형 방향(에너지가 낮아지는 방향)으로 넘어간다.
이때 꼭 알아야할 점은 어떤 물질이건 에너지 상태가 낮은 것이 더 안정한 상태이다.
전자의 위치는 아래쪽일수록 낮은 에너지, hole의 위치는 위쪽일수록 낮은 에너지를 갖고 있고, 이들 또한 가급적 낮은 에너지 상태로 가려는 경향이 있다.
접합 깊이의 정의
Source와 Drain에 대해 먼저 설명을 하자면,
- Source: 전자가 공급되는 곳이다. 항상 소스 부분은 접지 상태를 유지한다.
- Drain: 하수구라는 뜻으로, 양의 전압을 걸어서 소스에서 나온 전자를 빨아들이는 역할을 한다.
즉, 전자의 이동은 드레인 전압에 의해 이동하여 Source → Drain이고, 전류의 이동은 Drain → Source이다.
위 그래프를 보면, 원래 P형 기판에는 B가 균일하게 도핑되어 있는 상태였다. 그러나 N형 영역을 만들기 위해 P를 표면에서부터 강제로 박아 넣은 모습을 볼 수 있을텐데 이것이 이온 주입이다.
표면 근처는 주입한 P의 농도가 원래 도핑되어 있던 B의 농도보다 압도적으로 많기 때문에 P>B가 되므로 저 구역은 완벽한 N형 영역이 된다. 저 구역이 나중에 Source 또는 Drain이 된다.
접합이 깊어질수록 인의 농도가 떨어지고, 어느순간 정확히 P=B가 되는 교차점을 확인할 수 있다. 이 지점의 알짜 도핑 농도는 0이 된다.
이 교차점을 금속학적 접합(Metallurgical Junction)이라고 하며 이 지점의 깊이를 접합 깊이(xj)라고 한다.
앞서 pn접합 시 공핍층이 생긴다고 언급했었는데, 공핍층은 바로 이 xj 지점을 중심으로 형성되는 것이다.
이후 접합이 깊어질수록 P의 농도는 더 떨어져 P<B가 되는 지점이 보일 것이다. 이 지점은 기존 B가 균일하게 도핑된 P형 기판으로서 작용한다.
트랜지스터의 동작 모드
- 1단계 Accumulation(OFF): 인가하는 게이트 전압(V_G)이 음의 전압 또는 전압을 인가하지 않을 때이다.
이때는 게이트 쪽 에너지 밴드가 위쪽으로 상승하고, 페르미 레벨 또한 가해준 게이트 전압만큼 위쪽으로 상승한다.
본 예시는 p-type 기판이므로 13족 원소가 도핑된 실리콘 기판의 hole들이 실리콘과 oxide의 경계면에 축적(Accumulation)되는 현상이 발생한다. - 2단계 Depletion(공핍): 게이트에 약간의 (+)전압을 인가한 상태이다. 이 상태는 메탈 쪽의 페르미 레벨이 실리콘의 페르미 레벨보다 낮아지게 된다. 그렇기에 실리콘과 oxide의 경계면에 축적되어 있는 hole은 척력에 의해 기판 벌크 쪽으로 이동하게 되고, 경계면 쪽은 음의 고정전하가 생긴다 이러한 음의 고정전하는 Acceptor 이온에 의해 생긴 hole들이 밀려남으로 인해 생기게 된 것이다. 즉 경계면에는 고정 전하 외 아무것도 없는 상태인 공핍(Depletion) 상태가 된다.
(TMI: 사실 약간의 inversion 캐리어가 존재한다. 대부분 공핍 영역이고, 모바일 캐리어는 존재하지 않는다. 그리고 이 고정전하는 inversion영역에 영향을 끼치게 된다. 간단하게 설명하자면, 이후 더 큰 양의 게이트 전압을 인가하게 되면 이 전압은 surface의 고정 음전하와 짝을 이루고 균형을 이루는 데 소모된다. 다시 게이트 전압을 더욱 올려 문턱 전압(V_T)에 도달하면 ϕ_s = 2ϕ_fp 에 의해 공핍층은 더 넓어지지 않고 고정된다. 이후 또 다시 양의 게이트 전압을 더욱 세게 인가하면 소수 캐리어인 전자가 surface에 끌려오게 된다.) - 3단계 inversion(반전): 게이트에 강한 (+)전압을 인가한 상태이다. hole은 이미 기판 벌크 방향으로 밀려난 상태에서 메탈 쪽의 페르미 레벨이 심하게 내려가 실리콘의 에너지 밴드 밴딩이 심하게 아래로 휘어지고, 페르미 레벨은 컨덕션 밴드와 가까워져서 마치 전자가 메인 캐리어인 N-type 반도체처럼 행동하게 된다. 이를 우리는 반전(inversion)되었다고 표현한다.
이때 소스와 드레인은 n형, 실리콘 기판은 p형으로 도핑되어 있다고 가정하자.
그럼 각 소스와 드레인 부근은 pn접합에 의한 공핍층이 얇게 형성되어 있을 것이다. 이 공핍층을 해결하기 위해서는 순방향 전압을 인가해야 한다고 앞서 설명했다.
다만 소스에는 항상 접지 상태를 유지 해야하고 드레인에 (+)전압을 가해야 한다고 알고 있을 것이다.
우선 위의 내용은 정확하다. 그렇다면 전류는 어디로 흐를까?
소스와 드레인의 각 기판 방향은 공핍층으로 막혀있으니 소스에 있는 전자는 갇혀있다. 이때 (+) 게이트 전압을 인가하게 되면 inversion되어 채널이 형성된다.
게이트 전압에 의해 채널에 형성된 결과, Oxide와 실리콘 기판의 경계면 상태는 N(소스) - N(채널) - N(드레인)이 되어버린다. 즉 이 경계면 경로에는 애초에 넘어야 할 PN접합 에너지 장벽 자체가 사라져 버려 마치 하나의 이어진 거대한 N형이 되어버린 것이다.
이 상태에서 드레인에 (+)전압을 걸게 되면 전류가 통하는 것이다.
그렇다면 우리는 왜 pn접합에 순방향 전압을 거는 내용은 왜 배운 것일까?
이는 바로 순방향 전압을 거는 행위 자체가 누설전류를 유발하는 행위이기 때문에 이를 방지하고자 배우는 것이다.
pn접합이 이루어진 곳에 순방향 전압을 인가하면 소스의 전자가 기판의 벌크 방향 쪽으로 이동하여 BJT 소자 처럼 작동하게 되어 기껏 만들어 놓은 MOSFET이 망가지는 현상을 초래한다.
즉 순방향 전압이라는 방해 요소를 철저하게 계산하기 위해 이러한 내용을 배우는 것이다.
기존의 도핑 기법
과거에는 열확산(Thermal Diffusion)공정을 사용했다. 이 공정의 특징은 전공정(Pre-deposition)으로 원하는 도핑 농도를 맞추고, 후공정(Drive-in)으로 고온 퍼니스에서 열을 가해 확산시켜 원하는 접합 깊이(x_j)를 얻는다.
그러나 이 공정은 반도체 소자가 스케일링이 됨에 따라 현재에는 전혀 쓰이지 않는다.
실리콘이 도펀트를 받아들일 수 있는 고정된 농도인 고체 용해도는 10^20cm^-3이다. 즉 열확산을 진행할 때 기판 표면의 농도는 엔지니어가 마음대로 정할 수 있는 것이 아니라, 해당 온도에서 실리콘이 도펀트를 최대로 머금을 수 있는 한계치로 꽉 차버리며 고정된다.
이때 표면 농도가 10^20cm^-3으로 고정된 상태에서, 예시로 깊이 100nm 부근의 농도를 10^15cm^-3로 맞추려면, 열확산 시간을 늘리거나 온도를 높여 도펀트들을 100nm 깊이 부근 까지 더 밀어넣어야 한다.
그러면 이 도펀트가 100nm까지 확산되어 내려가는 동안, 그 위에 있는 0~99nm 구간은 원치 않게 도펀트가 너무 많이 쌓여버려 농도가 통제 불능이 되어버린다.
즉, 확산 기법은 접합 깊이를 높이려면 도핑 농도가 진해지고, 그렇다고 도핑 농도를 줄이고 싶으면 원하는 만큼 접합 깊이가 안나온다. 다시 말해 확산 기법은 도핑 농도와 접합 깊이를 독립적으로 조절할 수 없다. 때문에 현재 반도체 공정에서는 전혀 쓰지 않는 기술이다.
이온 주입 기법의 필요성
- 소자가 작아지면 소스와 드레인 사이의 거리(채널 길이)도 짧아진다. 이때 접합 깊이가 두껍고 깊으면, 소스와 드레인이 밑바닥에서 서로 닿아버려 전류가 누설되는 단채널 효과(Short Channel Effect)가 발생한다.
이를 막기 위해서는 Shallow Junction(얕은 접합)이 필수적이다.
그러나 퍼니스에서 진행하는 기존 열확산 도핑 방법으로는 얕은 접합이 안되기에 이온 주입이 필요한 것이다. - 반도체 소자가 스케일링이 되면 될수록 접촉 면적(A)이 줄고, 전선의 길이(채널 길이)가 짧아진다. 이 채널의 길이가 짧아짐에 따라
$$R = \rho \frac{L}{A}$$
에 의해 저항이 커진다.
이때 의도치 않은 기생 저항도 생겨버린다. 이 기생 저항은 원해서 생긴 저항이 아니라, 접촉 면적이 줄어듦에 따라 전류의 병목 현상이 생겼기 때문이다.
이 기생 저항을 무시해도 될 만큼의 고농도 도핑이 필요하다.
그러나 실리콘이 받아들일 수 있는 Boron의 농도는 온도마다 정해져 있다. 확산 기법은 이 한계까지 도핑이 불가능 하지만 이온 주입은 대포알처럼 물리적으로 실리콘 기판에 때려 박는 방식이라 열역학 법칙을 무시하고 강제적으로 엄청난 초고농도의 도핑이 가능하다.
단채널 효과(Short Channel Effect)란, MOSFET의 채널길이가 짧아져서 소스와 드레인의 공핍층이 겹치고, 드레인 전압의 영향력이 커져 전류제어능력이 떨어지면서 발생하는 다양한 바람직하지 않는 물리적 현상을 말한다.
단채널 효과의 가장 치명적인 불량 현상은 펀치스루(Punch-through)이다.
펀치스루란 앞서 설명했던 것처럼 반도체 스케일링에 의해 채널의 길이가 짧아져서 소스와 드레인의 공핍층이 서로 겹쳐지게 되어, 더이상 게이트 전압이 전자를 통제할 수 없게 된다. 채널이 짧을 때 드레인에 (+)전압을 걸면 드레인 주변의 공핍층이 커져 소스 공핍층과 겹쳐진다. 즉 게이트가 스위치를 OFF한 상태인데도 불구하고, 드레인의 (+)전압에 의해 소스에 있는 전자들이 드레인 쪽으로 강제로 끌려가게 된다.
다시 말해, 스위치를 껐는데도 누설전류가 발생해버리는 현상이 펀치스루이다.
접합 기술의 요건 변화
위 표를 보면 알 수 있듯이, 접합 깊이는 점점 얇아지고, 도핑 농도는 점점 증가하는 양상을 보인다. 이는 소자 스케일링에 따른 단채널 효과를 방지하기 위한 대책이라고 볼 수 있다.
이온 주입에 의한 도핑 프로파일
- 확산 기법
: 도펀트 이온을 가스 상태에서 주입한다. 고온 조건에서 공정을 진행해야하며 이 고온 공정을 버틸만한 산화막이 필요하다(PR은 버틸 수 없음). 그리고 도핑 프로파일이 거의 고정이다. 고온 공정은 보통 오래 걸려 Dead line을 못 맞출 수 있다.
가스를 많이 주입하면 접합 깊이는 깊어지나 최대 농도는 고체 용해도 수준까지 이므로 늘 고정이다.
그리고 등방성 확산이라 소스, 드레인의 영역까지 침범해 단채널 효과를 악화시킨다.
- 이온 주입
: 전기장으로 이온을 가속하여 주입한다. 저온 공정이라 복잡하게 산화막을 올릴 필요 없이 포토 공정 때 발라둔 PR을 그대로 마스크로 재활용 할 수 있어서 공정시간을 줄일 수 있다.(다만 웨이퍼 한 장 씩만 도핑 가능하다는 단점이 존재한다.)
또한 도핑 프로파일을 원하는 대로 정의 가능(가우시안 분포)하다. 이온의 가속 에너지를 조절해 원하는 깊이에 정확히 도펀트를 박아넣을 수 있다.
비등방성 프로파일이라 단채널 효과를 줄일 수 있다.
고체 용해도
위 그래프는 온도에 따른 여러 물질의 도핑 한계 용해도를 나타낸 그래프이다.
- x축: 불순물 농도
- y축: 온도
그래프 안의 곡선들을 보면 실리콘을 기준으로 As와 B와 P등의 도펀트에 대한 고체용해도는 아무리 온도를 올려도 대략 10^20 ~ 10^21 cm^-3 근처까지만 도달한다.
소자가 스케일링 되어서 저항을 낮추기 위해 초고농도 도핑이 필요한데, 열확산 방식으로는 이 고체 용해도 곡선을 절대 넘을 수 없는 것을 데이터를 통해 증명한다.
확산 기법 vs. 이온 주입 기법의 장단점 정리
이온 주입
- 장점
: 저온 공정(PR 마스크 사용 가능), 매우 정교한 dose 조절(10^11 ~ 10^16 cm^-2), 매우 정교한 깊이 조절(도핑이 정교, 전기장 가속도 조절 가능(전압 조절 가능))
저온 공정이라 경제적 측면에서 뛰어나다. 확산 기법은 1000도 이상의 Furnace에 웨이퍼를 넣는다. 이때 포토공정에서 쓰이는 PR은 이 온도에 들어가면 바로 타버린다.
그래서 확산을 하려면 두꺼운 산화막(하드 마스크)을 만들어야 한다. 즉 너무 비효율적인 추가 공정들이 붙어버리기에 확산 기법은 경제적 측면으로는 좋지 않다. 그렇기에 PR을 그대로 쓰는 이온 주입 기법이 경제적 측면으로 좋은 이유이다.
그리고 dose와 접합 깊이는 서로 독립적으로 결정 가능하다 - 단점
: 저온 공정이라 경제적 측면에서는 뛰어나지만, 도핑 퀄리티 측면에서는 좋지 않다. 왜냐하면 이온 주입의 물리적 타격으로 기판 구조를 붕괴 시키기 때문이다. 그래서 이후 열처리(RTA)를 통해 손상된 기판을 다시 복구시킨다.
또한 손상된 결정을 통한 원치 않는 확산이 일어난다. 그리고 결함들로 인한 누설 전류가 발생한다.
그리고 주입 각도에 따라 채널링 현상이 발생할 수 있으므로 주의해야 한다. 아주 미세한 각도 차이에도 이온이 박히는 깊이가 완전히 제각각으로 변해버려서 통제가 안된다.
그렇기에 웨이퍼 한 장 씩만 도핑이 가능하다는 큰 단점이 있다.
특정 깊이(R_p)에만 도펀트가 몰리는 가우시안(Gaussian) 분포를 띤다.
확산
- 장점
: 웨이퍼에 결정 손상 발생이 없다. 그리고 일괄 공정이 가능하다(대량 공정 및 순차적 진행 가능) - 단점
: 고온 공정이라 시간도 오래 걸리고, 비용이 비싸다. 왜냐하면 확산 온도(1000도 이상)를 버틸 수 있는 하드 마스크가 필요하기 때문이다.
농도의 최댓값은 항상 웨이퍼 표면에 나타난다. 이는 고체 용해도에 의해 결정되며 변화의 여지가 없다.
그렇기에 도핑 농도와 접합 깊이는 독립적으로 조절이 불가하다.
다중 이온 주입
이온 주입의 단점 중 하나로, 특정 깊이(R_p)에만 도펀트가 몰리는 가우시안 분포의 형태를 가진다고 했다.
한 번의 이온 주입(고정된 전압)으로는 특정 타겟 깊이(R_p)에만 도펀트가 몰려 있는 뾰족한 산봉우리 하나밖에 만들지 못한다.
그러나 CMOS 칩과 같이 특정 깊이 구간 전체에 농도가 일정하면서 평평한 영역이 필요한 경우가 있다. 마치 넓은 우물(Well)처럼 말이다.
이때는 에너지(전압)를 큰 값부터 작은 값으로 바꿔가며 여러 번 쏘면 이런 사소한 문제는 해결된다.
이온 주입 장비의 구조
장비가 복잡한 관계로 순차적으로 번호를 매겨 따로따로 설명하겠다.
- 생성부(Ion Source)
: 소스 파트가 있다.(=가스가 있다. AsH3, B2H6, PH3) 그러나 원하는 것은 B, P, As등의 순수한 원소이다. 하지만 이러한 순수 원소들은 고체라서 파이프를 타고 흐를 수 없기에 우리는 가스를 사용한다.
챔버에 가스들이 채워지면 고전류를 가해 내부 필라멘트를 가열시킨다. 이때 열전자가 방출되는데 이 열전자들이 가스를 때려 가스들이 쪼개지면서 전자를 잃고 양이온(B+, BF2+,As+)상태가 된다. - 펌프(Pump)
: 펌프로 양이온을 선택부로 가속시킨다. - 선택부(Analyzing Magnet)
: 선택부란 한마디로 원하는 이온을 걸러내는 과정이다.
자기장을 걸어주면 로렌츠 포스에 의해 이온이 회전력을 갖게 된다.
(기존 양이온의 움직이는 방향은 이미지를 바라보는 기준으로 수직이지만, 로렌츠 포스라는 힘에 의해 원운동을 하게 된다.)
가벼운 이온은 질량이 너무 작아서 관성이 없다. 자기장에 의해 너무 확 꺾여버려서(회전 반경이 너무 작아서) 통로의 안쪽 벽(Inner Wall)에 부딪힌다.
무거운 이온은 질량이 너무 커 관성이 강하다. 자기장이 아무리 꺾으려 해도 둔하게 꺾이며(회전 반경이 너무 커서) 통로의 바깥쪽 벽(Outer Wall)에 부딪혀 버린다.
이 중 원하는 이온의 무게를 고려하여, 이 이온의 회전 반경을 예상한 지점에 슬릿을 설치하면 원하는 타겟 이온만이 나오게 된다. - 이온 가속 및 이온 집속
: 전기장(전압: 0-200keV)을 이용해 이온을 가속시켜 이온을 모아준다(포커스). 약 1cm 정도 두께의 이온 빔을 집속시켜주는 방식으로 이온 주입을 진행한다.
이때 걸어주는 전기장이 이온이 박히는 두께 정도를 결정한다. - 스캐닝(Scanning)
: 이온 빔은 고작 1cm 두께이므로, 커다란 웨이퍼 전체에 골고루 쏘기 위해 X축과 Y축으로 전극을 번갈아 걸어주며 빔을 빗자루 쓸듯이 스캔한다. - 페러데이 컵(Faraday Cap)
: 페러데이 컵은 이온 빔을 받아내면서 흐르는 전류의 크기를 실시간으로 측정한다.
전류는 시간당 전하량 $$I = \frac{Q}{t}$$ 이므로,
이를 시간(t)에 대해 적분하면, $$Q_{total} = \int^t_0 I dt$$ 즉, 흘러들어간 총 전하량이 된다.
이때, $$N_{total Ions} = Q_{total}/q_{ion}(기본 전하량)$$
으로 표현되는데, 이는 몇 개의 이온이 들어왔는지를 파악할 수 있다.
간단하게 비유하자면, Q는 총 전하량(사과의 총 무게), q는 기본 전하량(사과 1개의 무게), N은 이온의 개수(사과의 개수)이고, 사과의 총 무게를 사과 1개의 무게로 나누면 사과의 개수가 나오듯이 Q/q를 하면 웨이퍼에 박힌 이온의 개수(N)이 나온다.
N을 면적(A)으로 나누면, N/A = dose 가 된다(정교한 카운트 가능).
정리하자면, 페러데이 컵은 전류를 실시간 적분해서 원자 개수를 정확히 셀 수 있는 장치(센서)이다.
웨이퍼 핸들링 시스템
위 방식(Spin-wheel, Spin-disk)은 과거에 쓰던 방식으로, 웨이퍼 여러 장을 거대한 바퀴에 매달고 탈수기처럼 미친 듯이 회전시키는 방식이다. 빔은 정해진 위치에서 가만히 쏘고 있고 웨이퍼가 물리적으로 팽이처럼 돌면서 골고루 맞게 하는 무식하지만 확실한 방식이다. 단점은 고장이 잦고, 공간을 많이 차지한다.
Scanning ion beam 방식은 가장 세련된 방식으로, 웨이퍼는 정지해 있고 이온 빔 자체가 전기장에 의해 좌우로 빠르게 움직이며 쏘는 방식이다(마치 빗자루질 하듯이).
Spin-wheel, Spin-disk, Scanning ion beam 이 방법들의 공통점은 마구잡이로 dose를 뿌려 Uniformity하게 하는 것이다.
이온 주입의 결과
실리콘으로 주입된 이온의 움직임은 랜덤하다. 이 말은 즉슨 각각의 이온이 실리콘 원자와 부딪히는 과정 자체가 랜덤이라는 의미이다.
중요 파라미터들에 대해 살펴보겠다.
- R_P(투영 비거리)
: 이온들을 실리콘에 주입했을 때 이온들이 가장 많이 멈춘 지점의 평균 깊이이다. 깊이 방향으로 농도를 알 수 있다. - ΔR_L(측면 분포)
: 이온은 아래로만이 아닌 옆으로도 튄다. 즉 레터럴 방향으로 농도를 알 수 있다. - ΔR_P(분포)
: R_P를 기준으로 이온들이 얼마나 더 넓고 펑퍼짐하게 퍼져있는지를 의미한다.
위 그래프는 각 이온에 따른 R_P 그래프이다.
- 가벼운 이온(예: B)
: B와 같은 이온은 가벼워서 멀리 날라간다(x<R_P, R_P가 큼). 즉 실리콘 원자에 부딪히면 잘 튕기며, 이 이온들은 주로 표면에서 저지된다는 것을 의미한다. - 무거운 이온(예: As, Sb)
: As와 같은 무거운 이온은 금방 멈춘다(x>R_P, R_P가 작음). 즉 실리콘 원자와 부딪혀도 잘 안튕기며, 이 이온들은 오히려 실리콘 원자 사이에 깊숙히 박힌다.
가벼운 이온에 대해서는, x<R_P: back-scattering 즉, 뒤로 튕겨져 나온다.
무거운 이온에 대해서는, x>R_P: less back-scattering 즉, 뒤로 튕겨져 나오지 않는다.
주입된 이온의 분포(가우시안 근사 가능)
복잡한 수식 등이 있지만, 이런 수식적인 부분은 건너뛰고 간단하게 알아보도록 하자.
C(x)는 표면으로부터 깊이 x인 지점의 국소 농도를 나타낸다.
그럼 이때 위치 x가 최대인 지점, 즉 깊이 방향의 농도가 최대일 때를 나타내는 파라미터는 다음과 같이 표현된다.
$$C_{max} = C(x=R_P) = \frac{0.4 \phi}{\Delta R_p}$$
다시 말해, 이온이 R_P만큼 주입됐을 때의 농도를 의미한다.
(Φ는 dose를 의미)
특정 지점의 농도는 다음과 같이 구한다.
$$C(R_P \pm \Delta R_P) = 0.6065C_{max}$$
이 식은 이온이 R_P 깊이 만큼 주입된 곳에서 ΔR_P 만큼 분산된 위치에서의 농도를 구하는 식이다.
수식에 넣으면 피크 농도(C_max)의 약 60.65% 수준으로 떨어지는 지점이라는 것을 보여준다.
Si 및 SiO2 내 이온 주입 시, 주입 에너지 vs. R_P와 ΔR_P
위 이미지에서 왼쪽은 Si와 SiO2 내 이온 주입을 한 후 R_P를 나타냈고, 오른쪽은 Si와 SiO2 내 이온 주입을 한 후 ΔR_P를 나타낸 것이다.(왼쪽 이미지는 실선이 Si, 점선이 SiO2이고 오른쪽 이미지는 실선이 SiO2, 점선이 Si이다.)
여기서 알 수 있는 가장 큰 사실은 Si와 SiO2는 이온을 막아내는 저지능(Stopping Power)이 거의 비슷함을 알 수 있다.
이러한 특성 덕분에 SiO2를 Hard mask로 쓸 수 있다. 예를 들어, 실리콘에 50nm 깊이까지 이온을 박고 싶으면, 막고 싶은 곳은 산화막을 50nm보다 두껍게 덮어두면 막을 수 있겠다.
즉 산화막(SiO2, 절연물질)으로 가려서 원하는 곳만 이온 주입이 가능하다.
또한 주입하는 이온의 질량에 따라서 R_P와 ΔR_P가 달라진다.
무거운 이온과 가벼운 이온을 주입할 때 둘 다 동일하게 100eV의 에너지로 쏘았다고 가정해보자.
가벼운 이온(B)은 말 그대로 가볍기 때문에 E = 0.5mv^2에 의해 속도가 높고, 실리콘 원자들 사이의 빈 공간을 뚫고 지나간다. 즉, 실리콘 깊숙히 박힌다(R_P 큼). 그리고 가볍기 때문에 이리저리 잘 튕긴다(ΔR_P 큼).
무거운 이온(As)은 무겁기 때문에 속도가 작고, 실리콘 원자들과 자주 그리고 강하게 부딪혀서 실리콘에 아주 얕게 박힌다(R_P 작음). 그리고 무거워서 잘 안 튕기고 직진성이 커 꽂히는 곳에만 꽂힌다(ΔR_P 작음).
마지막으로 에너지가 커질수록(x축 증가), R_P(y축)도 거의 비례해서 깊어지는 것을 알 수 있다.
디바이스가 스케일링이 됨에 따라 MOSFET도 당연히 전체적으로 작아져야 되고, 이렇게 되면 실리콘 웨이퍼 위에 도핑할 때 소스/드레인의 길이와 그 깊이가 줄어들어야 된다. 소스와 드레인의 길이(채널 길이)가 작아지면 단채널 효과가 발생할 수 있으므로, 소스와 드레인을 만드는 이온 주입을 진행 할 시 얕은 접합(Shallow Junction)이 필수이다.
Si3N4 내 이온 주입 시, 주입 에너지 vs. R_P와 ΔR_P
Si3N4(절연물질) 내 이온을 주입하는 경우는 앞서 관찰했던 SiO2나 Si의 그래프와 매우 유사하다.
절연물질(SiO2, Si3N4)에 대한 이온 주입 데이터(R_P와 ΔR_P)가 필요한 이유는, 해당 물질을 마스크로 쓸 때 필요한 두께를 계산하기 위해서다. 앞서 산화막을 Hard mask로 쓰는 이유에 대해서 설명한 것과 같은 맥락으로, 실리콘과 절연물질의 Stopping power는 서로 비슷해서 어디까지 뚫리고 멈추는 지 알 수 있고, 안전하게 이온 주입이 가능하다.
이온 주입 후 및 확산 후의 이온 분포
이온 주입 직후 이온의 분포를 나타내는 수식은 다음과 같다.
$$C(x) = \frac{Q}{\sqrt{2\pi}\Delta R_p} \exp\left(-\frac{(x - R_p)^2}{2\Delta R_p^2}\right)$$
이 식은 앞서 수식 표현을 생략했었던 가우시안 근사 공식이다.
이온을 쏜 직후, 열을 가하기 전의 가장 뾰족하고 이상적인 가우시안 상태이다. 이때 이온들이 퍼진 정도(분산)는 오직 이온과 실리콘 입자의 충돌에 의한 물리적인 흩어짐인 ΔR_P 뿐이다.
이온 주입 직후, 프로파일은 가우시안 분포로 나오지만 이온이 때려 박혀지면서 실리콘 결정이 다 깨진 상태가 된다. 이때 고온의 열처리를 진행하여 실리콘 속 이온들을 정렬 해야 한다.
열처리를 통해 깨진 실리콘 결정을 정렬 시킨 후, 기판에 박혀있는 이온은 확산을 하게 될 것이다.
$$C(x,t) = \frac{Q}{2\sqrt{\pi Dt}} \exp\left(-\frac{x^2}{4Dt}\right)$$
이 식은 실리콘에 박힌 이온들에 열처리를 한다면 시간(t)이 지날수록 물감이 번지듯 퍼져나가는 모습을 의미한다.
이온을 퍼지게 만드는 힘(분산)은 오직 D와 t(확산계수와 시간)의 곱으로서 표현된다.
이때 확산계수 안에 온도가 포함된다.
앞서 설명한 가우시안 근사 공식과 열처리 확산 후 공식을 더하면 실제 상황에서 쓸 수 있는 합성식이 나타난다.
$$C(x,t) = \frac{Q}{\sqrt{2\pi(\Delta R_p^2 + 2Dt)}} \exp\left(-\frac{(x - R_p)^2}{2(\Delta R_p^2 + 2Dt)}\right)$$
이 수식은 위치와 시간의 함수로서, 이온을 쏴서 생기는 물리적인 흩어짐(분산)과 열처리에 의해 발생되는 퍼짐(확산계수)이 더해진 형태이다.
조금 더 설명하자면, 이온의 분포(위치)와 어닐링 시간이 도핑 농도를 결정한다. 다만 웨이퍼가 온도에 의해 망가지거나 오래 어닐링을 하면 마스크를 이용해 이온 주입을 한 의미가 사라질 것이다. 온도에 의해 마스크 밑으로 횡방향 확산이 일어나기 때문에 소스와 드레인의 영역이 커지고 공핍층이 겹쳐 단채널 효과가 나타나기 때문이다.
그렇기에 이 합성식은 앞 공정보다 뒷 공정의 온도가 높을 때 발생하는 문제점들을 고려하는 열예산(Thermal budget)을 계산하는 공식인 것이다.
열예산은 웨이퍼가 받는 총 열량이고, 온도와 시간의 곱으로 나타낸다.
만약 온도가 높거나 열처리 시간이 길어져 Dt값이 커지면 분모가 매우 커져 피크 농도는 뚝 떨어질 것이고, 엑스포넨셜 항의 분모도 커지면서 그래프가 양 옆으로 뚱뚱하게 퍼져버릴 것이다.
마지막으로 소개할 식은 위의 농도 그래프를 처음부터 끝까지 다 적분하면(넓이를 구하면), 처음에 쏴준 총 이온의 개수(Q, 도즈량)와 완벽히 똑같다는 것을 알려주기 위한 식이다.
$$Q = \int_{-\infty}^{\infty} C(x) dx \rightarrow \dots \rightarrow Q = \sqrt{2\pi}\Delta R_p C_p$$
즉, 이 적분식은 열처리를 해서 Dt가 커지면, 농도 그래프가 눌린 호떡처럼 납작 뚱뚱해지더라도 안에 들어있는 이온(호떡 속 꿀)의 양은 그대로 보존된다는 것을 수식적으로 증명한다.
가우시안 분포로부터의 이탈
앞서 설명했던 가벼운 이온의 back-scattring(튕김)과 무거운 이온의 less back-scattering(직진성) 이 실제 시뮬레이션(TCAD) 데이터로 어떻게 나타나는지 보여주는 그래프이다.
즉, TCAD 시뮬레이션을 통해 여러 변수(dose, 원소 종류 등)들을 따져 원하는 가우시안 분포를 얻을 수 있다.
- Boron(B): 가벼운 이온은 실리콘 표면 쪽으로 길게 늘어진다. 즉, 위 그래프 기준 왼쪽으로 찌그러지게 된다(back-scattring 때문).
- Antimony(Sb): 무거운 이온은 실리콘의 벌크 쪽 방향으로 길게 늘어진다. 즉, 위 그래프 기준 오른쪽으로 찌그러지게 된다(less back-scattering 때문).
(TMI: 이러한 찌그러짐을 보정한 모델이 피어슨 모델이다.)
이온 주입 시 채널링 현상과 방지 기법
이온 주입의 단점 중 하나는 앞서 언급했던 채널링 현상이 존재한다.
채널링 현상이란, 결정성(100, 110, 111)을 지닌 실리콘 웨이퍼를 특정 방향에서 바라보게 되면 원자들이 정렬되어 터널과 같은 path가 보인다. 이 path는 텅 빈 공간이며 이온 주입 시, 이 빈 공간과 나란한 방향으로 이온이 입사된다고 가정해보자. 원래라면 이온이 전자나 원자핵에 부딪혀 에너지를 잃고 멈추어야 하지만 빈 공간을 통과하면 저항없이 실리콘 기판 깊은 곳까지 직진하게 된다.
즉, 터널과 같은 path를 따라서 도펀트들이 빠르게 이동하여 원했던 깊이 그 너머까지 도달하는 현상을 채널링 현상이라고 한다.
이 현상을 방지하는 방법은 실리콘 웨이퍼의 각도를 약 7도 정도 틀어주는 것이다. 그러면 이온 주입 시 실리콘 원자와 부딪혀 원하는 깊이까지만 도핑하는 것이 가능해진다.
위 그림은 실리콘 결정 방향이다.
이온 주입 시 채널링 현상
만약 dose가 낮을 때는 실리콘 결정이 덜 손상되므로 채널링 현상이 뚜렷하게 보인다. 위 그래프에서 나온 것처럼 dose가 2*10^13 cm^-2 으로 낮을 때는 실리콘 격자가 부서지지 않고 멀쩡하다. 즉, 터널과 같은 path가 온전히 열려있기 때문에 이온들은 그 길을 타고 기판 깊숙이 빠져버려 그래프에 꼬리(tail)가 발생한다. 즉 오른쪽으로 그래프가 늘어진다.
dose를 100배 올리면(2*10^15 cm^-2), 이온이 너무 많아 주입하는 과정에 실리콘 격자가 박살이 나버린다. 위 이미지 두 번째 그래프를 보면 중간에 찌그러진 모습이 보일 것이다. 이것이 의미하는 바는 path가 무너졌으니 후발주자로 들어오는 이온들은 실리콘 기판 내에 덜 빠지게 되고 이를 나타내는 것이다. 하지만 여전히 꼬리(tail)는 존재한다.
만약 Tilt를 주면 표면 농도는 10배 올라가고, 접합 깊이는 50nm 정도 안쪽으로 당겨지게 될 것이다. 즉 얕은 접합을 달성할 수 있다.
채널링 현상 방지 기법
우선 채널링 현상은 단순히 물리적으로 부딪히는 것 뿐만 아니라, 원자핵들이 만드는 전자기력(쿨롱 포스)에 의해 이온이 밀려나는 현상도 포함한다.
이온(B+, As+)도 +전하를 띠고, 터널 양옆을 이루는 실리콘 원자핵들도 +전하를 띤다. 이때 전하를 띤 이온들이 실리콘 기판의 빈 공간으로 날라올 때를 생각해보면, 실리콘 원자 자체는 중성이다. 그러나 날라오는 이온의 속도가 너무 빠르고 실리콘 원자핵에 너무 가깝게 접근하기 때문에 실리콘 껍질에 있는 전자(-)들을 무시하고 실리콘 원자핵이 가진 +전하와 직면하게 되는 것이다.
참고로 13족이든 15족이든 화합물 가스 상태로 이온 주입 장비에 들어가게 되고, 이 장비로 인해 13족, 15족 원소 둘 다 항상 양이온을 띠게 되는 것이다.
어쨋든 이 날아가는 양이온들과 실리콘 원자핵은 강력한 쿨롱 척력으로 인해 반발력이 발생하여 채널링 현상이 더욱 심해지는 것이다.
이러한 현상을 방지하기 위해서는 실리콘 웨이퍼의 tilt를 약 7도 정도 틀어주는 것이다. 이렇게 하면 빈공간 통과 시 실리콘 원자들과 부딪혀 이온들이 깊이 들어가는 것을 방지할 수 있다.
위 표를 보면, 이온 주입 시 가하는 에너지의 크기가 낮을수록 tilt가 더 높은 것을 알 수 있다.
이는 에너지가 낮을수록 전자기적 반발력에 의해 채널을 타고 미끄러지는 현상이 심해지기 때문에 더 크게 기울이는 것이다.
- 에너지가 낮을 때(30keV)
: 이온 주입의 속도가 느리니 양 옆의 원자핵들이 밀어내는 쿨롱 포스를 충분히 받을 시간이 있다. 즉 이 척력에 의해 실리콘 기판 깊숙이 박힌다. 그렇기에 tilt를 더 줘야 채널링 현상을 방지할 수 있다. - 에너지가 높을 때(50keV)
: 이온 주입의 속도가 빠르다. 쿨롱 포스에 의한 척력을 받기 전에 실리콘 원자에 정면으로 처박혀셔 실리콘 격자를 박살내버린다. 그렇기에 tilt를 살짝만 줘도 쉽게 채널링을 막을 수 있다.
참고로, 특별한 공정 조건이 제시되지 않은 상항이라면 7도 tilt가 이온 주입 공정에서의 표준이다.
이온 주입 후 어닐링(annealing)
어닐링(annealing)의 목적은 크게 두 가지다.
- 실리콘 결정격자 복구
- 도펀트(불순물) 활성화
: 불규칙한 위치에 있는 도펀트 원자들을 열에너지를 이용해 실리콘 격자 위치로 이동시킨다.
이 과정을 통해 도펀트가 전도성 캐리어(전자 또는 정공)를 생성할 수 있게 되어 전기적 활성화가 이루어진다.
실리콘과 주입된 도펀트가 정렬이 되면 서로 공유결합을 하여 잉여 전자가 생기고 이로 인해 전기적 활성화가 되는 것이다.
이온 주입 직후 상태를 살펴보자(위 이미지 참고).
주입된 불순물들은 아직 실리콘 격자 자리에서 올바르게 위치하지 못하고 격자 사이사이에 불규칙하게 끼어있는 상태이다(비정질).
이러면 donor 및 acceptor의 역할을 수행하지 못하고 전기적 중성 상태를 띄는 불순물일 뿐이다.
TED (Transient Enhanced Diffusion) 현상
도펀트 입장에서 온전한 결정 격자 사이를 뚫고 지나가는 것보다 결합이 약한 부분을 타고 확산 하는 것이 훨씬 이득이며 이를 설명하는 것이 TED 현상이다.
사전적 정의는 어닐링 과정에서 원치 않는 결함이나 어긋난 영역을 통해 원자 확산이 빠르게 이루어지는 현상이다.
특히 공정 초반에는 고온/장시간 공정을 배치하고, 후반 공정일수록 저온/단시간 공정을 배치한다.
이렇게 설계하는 것을 열예산(Thermal budget)이 작아지는 쪽으로 설계한다고 한다.
이온을 주입해 고온으로 어닐링을 진행하였는데 만약 이 뒷 공정에서 어닐링과 비슷한 온도 혹은 그 이상의 온도를 가하면 기껏 배치해놓은 이온들이 또 제멋대로 재배치되거나 포토공정을 통해서 기판 위에 만들어진 패터닝이 망가지거나, 혹은 물질마다 다른 열팽창계수 등의 소자 파괴 우려가 있기 때문이다.
위 그래프를 보면 동일한 열예산(동일한 열예산에서 측정한 실험 데이터)인데도 불구하고 저온(800도)일 때의 어닐링은 회복이 더딘것을 알 수 있다. 저온에서 장시간 어닐링한 경우 확산이 의도치 않게 더 깊이까지 이루어지는 것이다.
즉, 동일한 열예산 시 고온/단시간 공정이 더 좋은 공정임을 알 수 있다.
이러한 문제를 해결하는 방안은 RTP(rapid thermal processing, 급속 열처리) 장비를 사용하는 것이다.
RTP를 사용하여 고온/단시간 조건에서 어닐링함으로써 TED를 억제할 수 있다.
RTP(rapid thermal processing)
앞서 TED를 해결하기 위해 급속 열처리 장비를 사용한다고 했다. 고온에서 아주 짧은 시간동안 열처리를 하는 것이다.
이때 열은 적절한 스피드로 적절하게 올려야한다.
왜냐하면, 물질마다 열팽창계수가 다르기 때문이다. 반도체는 실리콘 기판, 산화막, 질화막, 폴리실리콘 등 여러 물질이 사용되는 샌드위치 적층 구조이기 때문이다. 그리고 이 상태에서 온도를 급격히 올려버리면 팽창하려는 힘이 큰 물질과 덜 팽창하려는 물질 사이에 강한 스트레스가 발생된다. 이는 반도체 소자의 손상을 야기하므로 열은 반드시 적절한 스피드로 올려야 한다.
열예산의 공식은 앞서 설명했듯 온도와 시간의 곱이다.
핫월 공정은 벽이 뜨거운 화로 느낌의 공정이다. 또한 콜드월 공정은 챔버의 벽은 차갑게 유지하고, 웨이퍼만 순식간에 가열시키는 공정이다.
이온 주입 결과의 평가(1)
SIMS(Secondary Ion Mass Spectroscopy): 무거운 원자를 가속하여 웨이퍼 표면에 충돌시킨다. 이때 표면에서 튀어나오는(스퍼터링) 입자들의 질량을 분석해 원소가 얼마나 있는지 파악한다. 이는 주입된 원자(도펀트)의 수 자체가 중요할 때 널리 사용하는 기법이다.
SRP(Spreading Resistance Probe): 탐침을 이용해 저항을 측정하여 전기전도성을 확인한다. 그리고 깊이 방향의 프로파일을 보기 위해 샘플을 비스듬하게 갈아낸 후, 탐침을 이동하며 깊이별 저항을 측정하는 장비이다. 이는 비저항을 측정하는 방식이기 때문에 물리적으로 주입된 원자의 수 대신 캐리어의 수, 즉 이온화된 원자의 수를 측정하는 것이다.
FPP(Four-Point Probe): 4개의 탐침을 웨이퍼 표면에 접촉시켜 전류와 전압을 측정해 면 비저항을 측정하는 장치이다.
면 비저항의 개념을 간단한 수식 전개로 표현해보겠다.
$$R = \rho \frac{L}{A}, \quad A = W \cdot t$$
$$\Rightarrow R = \rho \frac{L}{W \cdot t} = \left(\frac{\rho}{t}\right) \times \frac{L}{W}$$
$$\therefore R = R_s \times \frac{L}{W}$$
W는 폭, t는 두께를 나타낸다. 면 비저항은 R_s이다.
이러한 이온 주입 결과 평가는 칩을 만들기 전 웨이퍼 상태에서 진행하는 검사이다.
이온 주입 결과의 평가(2)
지금 소개할 검사는 실제 소자 동작 환경에서 하는 특성 평가이다.
위 그래프는 C-V 그래프이다.
위 그래프의 곡선에서 나타나는 최소 커패시턴스(C_min)을 이용해 수식적으로 채널 영역의 도핑 농도(N_A)를 역산할 수 있다.
MOSFET 구조에서 게이트 전압(V_G)을 가하면서, 커패시턴스(C,정전용량)의 변화를 측정하는 방식으로 진행된다.
또한 위 그래프는 N_A라고 표현되어 있으니 P-type 기판의 채널 농도임을 알 수 있고, 만약 N-type 기판이면 N_D가 채널의 농도일 것이다.
흐름 정리(1)
마무리를 하기 전 최종 정리를 하겠다. 본 정리는 N-type 반도체(기판)를 만든다고 가정하고 설명을 하겠다.
15족 원소(As, P)등이 함유된 화합물 형태인 가스를 이온 주입 장비에 넣어 양이온(As+, P+) 상태로 만든다.
이 양이온을 tilt가 7도 인 실리콘 위에퍼에 주입하여 원하는 실리콘 기판 깊이에 박는다.
대부분 상황에서는 실리콘 기판은 접지 상태이다. 접지를 하는 이유는 웨이퍼에 전자를 계속 공급해주는 것이다.
접지는 누전전류를 땅속으로 흘려보내는 안전장치이고, 전자의 이동 방향은 전류의 반대 방향이므로 전자를 웨이퍼에 무한 공급해주기 위한 것이라고 볼 수 있다.
양이온이 실리콘 웨이퍼에 박히면(이때 불규칙한 위치에 박힘) 이 양이온은 바로 실리콘의 전자를 가져와 다시 중성 원자 상태로 돌아간다.
(아직 결합은 안했기에 전자가 남거나 모자라지 않은 그냥 불순물 상태이다.)
이후 어닐링 과정을 통하여 1000도 이상의 고열을 가하면, 이온 주입으로 인해 정렬이 깨졌던 실리콘 격자가 다시 회복되어 정렬된다. 이때 잉여 불순물이던 15족 원자는 깨져있던 실리콘 원자의 빈자리를 꿰차고 들어간다.
즉 15족 원자는 자기가 가진 최외각 전자 5개 중 4개를 이용하여 14족 원자인 실리콘 원자와 공유 결합을 맺는 것이다.
그럼 15족 원소가 남긴 이 하나의 잉여 전자는 에너지 준위 관점으로 살펴보면, E_D에 위치해 있다. 이때 E_D와 E_C는 서로 가까운 위치에 있고, 약간의 열에너지만 받아도 잉여 전자는 쉽게 E_C로 이동된다.
즉, 전자를 E_D에서 E_C로 내놓게 되는데, 그럼 E_F는 위쪽으로 상승하게 될 것이다.
그럼 E_D 레벨에 있던 15족 원자는 다시 양이온 상태가 될 것이고, 이는 이온화된 donor 라고 부르며, 고정 양전하가 된다.
흐름 정리(2)
이온 주입은 그저 MOSCAP에서 소스와 드레인을 만들기 위한 과정이다.
MOSCAP 구조에서 게이트 전압을 가해 동작 모드를 축적, 공핍, 반전등으로 만드는 것과 MOSCAP 구조에서 이온 주입을 통해 소스, 드레인을 만드는 과정은 서로 독립적인 것이다.
MOSCAP 구조에서 이온 주입을 통해 소스와 드레인을 형성하면 이것이 MOSFET이 된다.
MOSFET의 동작 원리를 간단하게 설명하자면, 우선 먼저 양의 게이트 전압을 인가해 축적, 공핍, 반전의 동작 모드를 거쳐 전자로 이루어진 채널을 형성하고, 이후 소스는 접지, 드레인에는 양의 전압을 가해 전류가 흐르는 것이 MOSFET의 동작 원리이다.
참고로, 이 파트에서 설명하는 기준은 P-type 기판 기준이고, 소스와 드레인은 N-type이다.
MOSCAP은 소스와 드레인이 존재하지 않아 전자의 움직임이 없어 전류가 통하지 않는다.
MOSFET은 소스와 드레인이 존재하여 전자의 움직임이 존재한다. 즉 전류가 통하는 소자로서 사용된다.
여기서 착각하기 쉬운 오개념에 대해 짚고 넘어가자.
MOSFET에는 전자로 만들어진 채널이 있고, 그 채널 위로 소스에서 공급되는 다른 전자들이 지나가는 것이 아니라, 채널을 구성하는 전자 자체가 스스로 움직여서 드레인으로 빠져나가는 것이다. 전자가 드레인으로 빠져나가면 소스에서 새 전류를 공급하여 전체 채널(반전층)을 유지시키는 동적 평형 상태인 것이다.
이렇게 이온 주입 이론을 마치겠다.
'Semi-Conductor > ISRC 교육 기록' 카테고리의 다른 글
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(2) (0) | 2026.05.28 |
|---|---|
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(1) (0) | 2026.05.21 |
| [반도체 공정] #2. 산화공정(Oxidation) 이론(2) (0) | 2026.02.18 |
| [반도체 공정] #2. 산화공정(Oxidation) 이론(1) (0) | 2026.02.16 |
| [반도체 공정] #1. 진공(Vacuum) 이론 (0) | 2026.02.14 |