반도체에서 산화막을 만드는 방법은 크게 열산화(Thermal Oxidation)공정과 증착(Deposition)으로 나뉜다.
두 방법의 차이점은
열산화 공정은 실리콘 기판(Si)을 소모하면서 산화막을 성장시키는 방법이고,
증착은 기판을 소모하지 않고 외부의 가스와 반응시켜 마치 도로에 눈이 쌓이는 것처럼 산화막을 쌓아 올리는 방식이다.
그리고 증착은 산화막 뿐만 아니라 다양한 물질을 증착시킬 수 있다.
본 포스팅에서는 열산화(Thermal Oxidation) 공정을 다룰 것이다.
열산화 공정은 크게 Wet Oxidation(습식 산화)와 Dry Oxidation(건식 산화)로 나뉜다.
그리고 산화막은 웨이퍼 표면 뿐만 아니라 금속 배선 공정에서 쓰이는 층간 절연막이나 도핑 마스크로 쓰이는 등 여러 방면에서 사용되며, 현대 반도체 공정에서 중요한 역할을 한다.
본격적으로 ISRC 이론 교육에서 보고 배운 것들을 이론적으로 정리한다.
산화막이란?
기본적으로 산화막의 원리는
$$Si + O_2 → SiO_2$$
위 반응식을 따르며, 밴드갭의 범위를 늘려 절연체 역할을 한다.
기존 Si웨이퍼의 Si의 밴드갭은 약 1.12eV, 하지만 SiO2의 밴드갭은 9eV정도로 약 8~9배 넓어진다. 이로써 전자들은 이 갭을 넘지 못해 흐르지 못하게 되며 이것이 바로 산화막이 강력한 절연체로 기능하는 물리적 원리이다.
이해를 돕기 위해 밴드갭에 대해 간단히 설명하자면,
전자가 꽉 차있는 낮은 에너지 영역인 가전자대와 전자가 비어있는 높은 에너지 영역인 전도대 사이의 구간을 밴드갭이라고 한다.
밴드갭 에너지란 전자가 가전자대에서 전도대로 올라가기 위한, 즉 흐르기 위한 최소한의 에너지를 의미하며
전자가 흐르기(전류가 통하기) 위해서는 이 간격을 뛰어넘을 만큼의 최소한의 에너지가 필요하다.
트렌지스터는 게이트에 전압을 걸어 이 에너지 상태를 조절함으로써, 전자를 흐르게 하거나(ON, 1) 막음으로써(OFF, 0) 스위칭 작용을 수행한다.
산화막은 대략 크게 3가지 기능을 한다.
- 게이트 유전막(Gate Dielectric): 유전막의 재질이 산화물로 이루어져 있을 때는 게이트 산화막이라고 부른다. 게이트 산화막은 트렌지스터의 성능에 직접적인 영향을 끼친다. 그리고 에너지 밴드갭을 크게 해 전자의 이동을 막는다(누설 전류 차단).
- 도핑 방지막: 이온 주입 공정시 원하지 않는 영역의 불순물 도핑을 막아주는 마스크 역할을 한다.
- 절연막: 트렌지스터와 소자들이 서로 전기적으로 간섭하지 않도록 한다. N형 반도체와 P형 반도체가 하나의 실리콘 기판에 도핑 되어있으므로 서로 접합이 일어나기 매우 쉬운 구조이며, 전기적으로 불안하다. 이때 이 절연막(산화막)을 통해 N형 반도체와 P형 반도체가 서로 접합이 일어나지 않게끔 절연을 해주는 것이 목적이다.
여기서 트렌지스터와 소자에 대한 정의를 짚고 넘어가자.
후에 금속 배선 공정에서 자세히 다룰 것이지만 간단히 설명하자면,
반도체의 제작 공정은 크게 두 가지로
FEOL(Front-End of Line)와 BEOL(Back-End of Line) 공정으로 나뉜다.
FEOL은 금속 배선 전까지의 모든 공정(산화, 포토, 식각, 이온주입 등)을 의미하고, BEOL은 FEOL을 통해 완성된 트렌지스터를 금속선으로 연결하여 하나의 회로를 구성하는 단계이다.
이때 FEOL 단계를 거치면서 웨이퍼 표면에는 수많은 트렌지스터들이 형성 되어 있는 상태인 것이다.
소자는 특정한 기능을 수행하는 독립적인 부품을 의미한다. 당장 트렌지스터를 보아도 전류의 흐름을 제어하는 온오프 스위칭이 가능하며 이는 반도체를 구성하는 핵심적인 소자라고 부를 수 있겠다.
(TMI: 열예산 때문에 주로 FEOL 공정의 공정온도가 높은 편이다. 이유는 FEOL공정을 통해 트렌지스터를 형성했는데, BEOL공정 때 앞전의 공정보다 높은 열을 가하게 되면 트렌지스터는 다 망가지기 때문이다.)
Properties of SiO2
SiO2를 논하기 전에 왜 하필 웨이퍼를 구성하는 물질로 Si를 쓰는 것일까?
사실 Si말고도 GaAs, GaN 등 여러가지 사용되지만 산업에서 주로 쓰이는 것은 Si로서 그 비율이 약 90% 정도이다.
Si를 쓰는 첫 번째 이유는 웨이퍼를 만드는 공법 중 하나인 초크랄스키(Czochralski, CZ)법이 매우 잘 된다는 것이다.
초크랄스키법은 Si를 뜨거운 도가니 안에서 녹인 뒤(녹는점: 약 1412 ºC) 단결정 종자(Seed)를 접촉시켜 단결정 성장을 시킨 후, 회전하며 원기둥 모양으로 쭉 위로 뽑아 얇게 잘라내어 원형 모양의 웨이퍼를 만드는 공법이라고 보면 된다.
두 번째 이유로 Si는 defect(결함)없이 산화가 매우 잘 된다. 여기서 산화가 잘 된다는 의미는 산화 속도가 빠르거나 아무 조건에서 산화가 잘 된다는 뜻이 아니라 균일하고, 두께를 제어할 수 있고 전기적으로 절연이 완벽한, 즉 다방면으로 고품질의 SiO2 계면을 의미하며 이러한 계면을 형성할 수 있다.
SiO2의 특성을 구체적으로 살펴보면 다음과 같다.(앞에서 일부 언급함)
- 우수한 부착력 및 성장성: Si 위에서 안정적으로 자라며, 기판과 잘 밀착된다.
- 뛰어난 절연성: 밴드갭이 넓어 전기가 통하지 않는 완벽한 부도체이다.
- 계면 안정성: Si 기판과 산화막 사이의 defect이 적어 소자 특성이 시간이 지나도 안정적이다.
- 화학적/물리적 저항성: 이온 주입 시 불필요한 도핑을 막는 마스크 역할을 수행할 만큼 단단하다.
이러한 특성 덕분에 SiO2는 앞서 언급했듯,
Diffusion masks(도핑 방지막), Gate insulator(게이트 유전막, MOSFET), Isolation(insulation, 절연막) 등으로 사용된다.
SiO2의 구조를 살펴보자.
SiO2는 기본적으로 사면체 구조이다.
사면체 구조: 사면체 구조를 가진 분자는 따로 있으면 매우 불안정하다. 이온 형태라서 전기적으로 결합이 완성되지 않아 불안정하다. 이럴 때는 위 그림처럼 코너를 서로 Share하면 안정해진다.
산소가 두 개의 실리콘 사이를 이어주고 이를 Bridging Oxygen이라 한다. 또한 그림과 같이 사면체들이 규칙성 없이 무질서하게 연결된(Random network) 구조를 Amorphous(비정질)이라고 한다.
SiO2같은 사면체 구조는 매우 단단하고 녹는점이 높다(1732 ºC)
이를 그대로 공정에 쓰기엔 까다로운 점이 있어 공학 엔지니어들은 구조 수식자(Network Modifier)를 넣어주어 결합을 약하게 해 전체 구조를 느슨하게 만든다.
(주의해야 할 점은 구조 수식자의 사용은 게이트 산화막이 아닌 금속 배선 공정에서 쓰이는 Inter Layer Dielectric 즉, ILD에서 쓰이는 산화막에 해당된다. 그리고 ILD는 산화공정이 아닌 CVD라는 방법으로 증착하지만, SiO2라는 물질 자체의 이해를 돕기 위해서 이 개념을 산화공정 파트에서 배우는 것 같다.)
상세한 메커니즘을 설명하겠다.
우선 구조 수식자(Network Modifier)란, SiO2 등과 같은 사면체들이 서로 연결되어 있는 그물망 같은 구조 속에 들어가는 Na, K 등과 같은 알칼리금속, 알칼리토금속을 일컫는다.
구조 수식자를 단단한 SiO2에 넣게되면 SiO2의 구조가 약해지는 현상을 볼 수 있는데,
구조가 약해지는 원리는 modifier의 특성 때문이다.
modifier는 전자를 쉽게 잃어버리는(양이온이 되기 쉬운) 특성이 있다. 이로 인해 기존에 Si-O-Si 결합으로 연결되어 있던 가교 산소(Bridging Oxygen)가 그 결합을 끊고 modifier가 주는 전자를 받아 음전하를 띠며 고립된다. 이렇게 전자를 받고 고립된 산소를 비가교 산소(NBO)라고 부르며, 그물망이 툭툭 끊어지게 되어 결국 SiO2의 구조 전체가 약해지는 원리이다.
위 그림에 빨간 글씨로 필기를 해놓았는데 이것이 고립된 산소이고 비가교 산소라고 부른다.
자 그럼 여기서,
"그냥 쓸 것이지 왜 굳이 또 구조 수식자를 집어넣어 공정을 복잡하게 하냐?", "구조가 약해지면 뭐가 좋은거지?" 라는 의문을 가질 수 있을 것이다.
우선 보통의 반도체 소자 자체의 성능 입장에서는 구조가 약해지는 것이 손해를 불러일으킨다. 하지만 소자의 관점이 아닌 공정을 진행하기 위해서는 구조를 약하게 만들어야 공정이 원활하고 제어하기 쉽게 진행된다.
예를 들면 기존 SiO2의 녹는점은 1732 ºC이지만 구조 수식자로 인해 구조가 약해진 SiO2의 녹는점은 기존의 녹는점 보다 훨씬 낮아진다. 보다 자세히 설명하자면, 고체와 액체의 중간 성질을 띠며 흐르기 시작하는 "유리 전이 온도"와 "점성"이 낮아져서 평탄화 공정이 더 원활하게 진행할 수 있다.
따라서 구조가 약해져야 SiO2를 제어하는 것이 쉬워진다.
그럼 열산화 공정에서는 구조 수식자를 사용할까?
앞서, 구조 수식자는 ILD와 같은 층간 절연막을 "증착"할 때 사용한다고 언급했다.
우선 증착은 열산화 공정처럼 기판을 소모하면서 SiO2를 성장시키는 것이 아니다. SiO2를 성장시킨다는 것은 본 포스팅 시작 때 언급했듯이, 반드시 Si를 일정비율 이상 소모하면서 소모된 계면 위로 산화막이 자라나는 메커니즘이다.
하지만 ILD는 BEOL공정에서 쓰이는 층간 절연막이며 이미 웨이퍼 위 트렌지스터들이 완성된 상태이다. 이 상태에서 웨이퍼 위로 금속 배선을 위로 수십~수백층 증착시키는 것인데, 바로 금속을 배선해버리면 전기적으로 쇼트가 발생한다. 이러한 현상을 방지하기 위해서 ILD나 IMD 같은 층간 절연막을 증착시키는 것이다.
즉, 이미 트렌지스터를 만든 상태에서 열산화 공정을 사용하면 기껏 만들어놓았던 멀쩡한 트렌지스터의 실리콘 영역이 산화막으로 변해버려 소자가 망가진다.
그리고 열산화 공정의 목적은 실리콘 기판 위에 게이트 산화막을 성장시키는 데에 있고, 게이트 산화막은 게이트에 전압을 인가해서 트렌지스터를 작동시킬 때 누설 전류를 막는 목적으로 사용된다. 하지만 이때 구조 수식자(알칼리금속, 알칼리토금속)를 넣어버리면 게이트의 문턱 전압에 영향을 끼쳐 트렌지스터의 오작동을 야기하는 오염원이 된다. 어떤 부분은 0.5V, 어떤 부분은 0.8V처럼 전압을 다르게 인가해야 할 수도 있다.
그렇기에 게이트 산화막을 만드는 열산화 공정에서는 구조 수식자를 쓰지 않는다.
그러면 열산화 공정 중 Wet Oxidation을 이용해서 게이트 산화막을 생성하면 어떤 일이 벌어질까?
Wet Oxidation공정을 이용하면 피할 수 없는 불순물이 생성된다.
바로 Wet Oxidation 공정 중의 물이나 가스(e.g. SiH4)에서 유래되는 hydroxyl group이 내부에서 생성될 것이고, 이것이 불순물로써 작용한다.
이러한 불순물로 인해 SiO2의 구조를 의도치 않게 약화시키고, hydroxyl group의 -OH기는 다른 원자와 결합되는 결함(Trap)을 유발할 수 있어서 Wet Oxidation은 게이트 산화막에는 거의 쓰지 않는다.
Native Oxide
Native Oxide란 챔버를 빠져나와 다음 공정으로 옮기는 와중에 대기중에 있는 산소와 Si 표면이 만나 저절로 생기는 아주 얇은 산화막을 의미한다.
Native Oxide가 생기면 웨이퍼의 전기적 특성이 안좋아진다.
구체적으로 설명하자면,
- 접촉 저항 상승: 실리콘 위에 금속 배선을 깔기 전에 Native Oxide가 생겨버리면, 금속과 실리콘 사이에 의도치 않은 절연층이 끼어드는 꼴이 된다.
- 게이트 커패시턴스(정전용량) 감소: 커패시턴스는 전하를 일시적으로 가두어두는 탱크의 크기라고 생각하면 편하다.
이 값이 감소하게 되면 전하를 충분히 모으지 못해 채널을 형성할 수 없을 것이다.
MOSFET은 게이트 전압으로 N형 도핑과 P형 도핑 사이에 전자들을 모아 채널을 형성하고, 이때 모인 전자들의 이동 및 전류의 흐름에 의해 전기가 통하는 데, Native Oxide가 게이트 산화막 쪽의 아래나 위에 형성되어 두꺼워지면 $$C_{ox} = \frac{\epsilon_{ox}}{d}$$ 이 공식에 의해 커패시턴스가 줄어들어 게이트가 채널을 형성할 수 없게 된다. - 신호 지연(RC Delay): 신호의 전달 속도는 R(저항)과 C(커패시턴스)의 곱에 비례한다. 위에서 언급한 접촉 저항은 증가하지만, 커패시턴스의 값은 줄어드는데 왜 RC딜레이가 생기는지 의문을 가질 수 있다. 그러나 커패시턴스의 감소보다 저항의 증가가 훨씬 크기 때문에 신호의 지연이 심해지는 것이다.
(TMI: 그러나 금속 배선에서의 커패시턴스 감소는 신호 지연을 줄여주는 긍정적인 요소다. 자세한건 금속 배선 공정 때 설명하겠다.) - 문턱 전압(Vth) 조절 불가: 특정 전압에서 소자가 작동되도록 설계를 했는데, Native Oxide가 생성되어버리면 어떤 부분은 0.5V, 어떤 부분은 Native Oxide의 영향을 받아 게이트 쪽의 산화막이 두꺼워져 0.8V 이런식으로 인가 전압의 불균일이 생기는 문제가 발생한다.
이러한 Native Oxide는 HF(불산)과 같은 약품으로 Cleaning(세정) 후 다음 공정을 위해 진공 챔버에 넣는 등의 행동을 취해야 한다.
Oxidation Physics
열산화(Thermal Oxidation)공정의 SiO2성장
이제 Si에서 SiO2의 성장을 살펴보자.
이 공정의 메커니즘은 우선 고온의 오븐(e.g. Furnace)에 Si를 넣어 O2가스를 주입한다.
이때 산소가 실리콘 웨이퍼 표면에 직접 닿아 반응한다. 초기에 이런식으로 실리콘을 잡아먹으면서 산화막이 성장하면, 그 이후의 반응에서는 산소가 만들어진 산화막을 뚫고 들어가서 실리콘 기판과 만나는 계면에서 반응이 일어나 산화막을 계속 성장시킨다.
여기서 알 수 있는 것은 SiO2의 계면은 반응이 일어날수록 움직인다는 것이다.
SiO2의 분자량은 60g/mol 밀도는 2.27g/cm3, Si의 분자량은 28g/mol 밀도는 2.33g/cm3이다.
소모된 Si 질량을 DSi × d, 생성된 SiO2의 질량은 DSiO2 × y로 두고 식을 세우면
$$D_{Si} × d = D_{SiO_2} × y$$
$$\frac{D_{SiO_2}}{D_{Si}} = \frac{d}{y} × \frac{60}{28} ≒ \frac{2.27}{2.33}$$
$$\frac{d}{y} = 0.4546$$
실리콘 소모 비율(45%): 전체 산화막 두께(d)중 0.45d 만큼은 원래 있던 실리콘 기판을 파먹으며 자란다.
SiO2 생성 비율(55%): 나머지 0.55d만큼은 원래 실리콘 표면보다 위로 솟아오른다.
결과적으로 실리콘이 산화막이 되면 부피가 약 2.2배 커지게 된다.
열팽창과 스트레스
이번에는 열 팽창 계수(TCE) 차이로 인한 스트레스(Stress)에 관해 설명하고자 한다.
산화 공정은 약 1000 ºC의 고온에서 진행된다.
이 고온 상태에서는 비정질인 SiO2(960 ºC 이상되면 점도가 낮아지며 흐르기 시작하는 유리전이온도 구간을 가짐)가 점성 유동(Viscous Flow)을 하기 때문에, 결정질이면서 단단한 고체 상태인 Si(녹는점: 1414 ºC) 위에서 스트레스를 거의 받지 않는다.
하지만 공정이 끝나고 상온으로 식히는 과정에서 Si와 SiO2는 수축을 하게 되는데, 이때 두 물질의 수축 정도가 달라 스트레스를 받게 된다. 이러한 현상은 열팽창 계수(TCE)의 차이 때문에 발생한다.
Si가 SiO2보다 더 Bulk가 크고, 양도 많아 Si가 줄어드는 만큼 SiO2는 같이 줄어든다.
이때 발생하는 스트레스를 압축 응력(Compressive Stress)이라고 한다.
정량적인 계산을 통해 SiO2가 구체적으로 얼만큼의 압축 응력을 받는지 증명해보자.
$$\delta L = \text{TCE} \cdot \delta T \cdot L$$
위 식에 의해 열팽창 계수(TCE)에 따른 길이 변화량(δL)을 알 수 있다.
물질별 TCE 값은,
SiO2: 0.55 × 10-6 /℃
Si: 2.33 × 10-6 /℃
(참고로 예를 들면, Al(금속)인 경우 TCE 값은 25 × 10-6 /℃로 매우 크다.)
300mm 웨이퍼를 1000 ºC에서 산화시킨 후 0 ºC로 식힐 때를 가정해보자.
이때 각각 물질이 혼자 있을 때를 가정해 두 물질의 길이 변화량(δL)을 계산한다.
$$Si의 \delta L = 2.33 \times 10^{-6} \times 1000 \times 300 = \mathbf{0.7\text{ mm}}$$
$$SiO2(Oxide)의 \delta L = 0.55 \times 10^{-6} \times 1000 \times 300 = \mathbf{0.17\text{ mm}}$$
즉, 실리콘이 0.7mm 감소할 때 산화막은 0.17mm만 감소하고 싶어한다.
하지만 두꺼운 실리콘 기판의 힘이 훨씬 더 세기 때문에 얇은 산화막을 강제로 0.7mm 까지 줄어들게 한다.
이러한 열팽창 계수에 의한 차이 때문에 웨이퍼는 압축 응력(Compressive Stress)이 발생한다.
x-y축 수평면을 따라 열팽창과 수축에 의한 물리적인 힘의 충돌이 발생하고 이 힘의 충돌은 압도적으로 거대한 면적을 가진 두꺼운 실리콘 기판이 지배한다. 그로인해 얇은 산화막은 압축응력을 받아 강제로 줄어들고, 웨이퍼가 휘어지는 불량을 초래한다.
습식 산화(Wet Oxidation)
습식 산화에 대한 메커니즘과 특징을 설명한다.
Overall reaction
$$Si + 2H_2O \rightarrow SiO_2 + 2H_2$$
상세 메커니즘을 보면, 물 분자가 산화막을 뚫고 들어가 반응하는 과정을 3단계로 나눌 수 있다.
step 1. 해리
$$H_2O + Si-O-Si \rightarrow Si-OH + Si-OH$$
이 반응은 해리 반응이다. H2O가 H와 OH로 쪼개져, Si - O - Si 결합을 끊고, 두 개의 OH 그룹을 만든다.
step 2. 확산
이때 표면농도가 높고 계면농도가 낮으므로, 형성된 OH그룹이 농도구배에 의해 SiO2 표면에서 실리콘 기판 쪽으로 확산한다.
step 3. 계면 반응
$$2Si-OH + Si-Si \rightarrow 2Si-O-Si + H_2$$
Si 계면에 도착한 OH(Si -OH)가 실리콘 격자(Si - Si)와 만나면 Si - Si 결합을 끊어지게 한다. 결합이 끊어지면, Si - OH의 Si - O와 Si - Si의 Si가 결합을 하게 되어 Si - O - Si 결합을 형성하게 된다.
(이러한 현상을 모델링 한 것이 Deal Grove Model 이다.)
습식 산화의 특징을 살펴보면,
물의 고체 용해도가 산소보다 훨씬 높아서(약 1000배) 산화막의 성장 속도가 매우 빠르다.
그러나 막이 너무 급하게 자라다 보니 내부가 촘촘하게 채워지지 못해 밀도가 낮고(2.15 g/cm3), 다공성(Porous) 구조가 된다.
이러한 특징 때문에 고품질이 요구되는 게이트 산화막보다는 두껍고 빠르게 산화막을 만들어야 하는 공정에 쓰인다.(e.g. 절연막 등)
Deal Grove Model
열산화 반응은 크게 반응(Reaction process)와 확산(Diffusion process)로 나뉜다.
위에서 설명한 습식 산화의 반응 메커니즘 또한 반응과 확산으로 나뉘는 것을 알 수 있다.
- 산화제가 SiO2까지 확산하는 데 걸리는 시간 (확산)
- SiO2를 뚫고 Si계면까지 도달하는 데 걸리는 시간 (확산)
- 도달한 SiO2가 Si와 반응하는 데 걸리는 시간 (반응)
자세한 메커니즘을 보면 사실 총 3단계로 나뉜다.
이 3단계의 과정 중 가장 느린 단계가 공정의 속도를 결정하며, 보통 3번의 과정이 가장 느리다.
시간이 지날수록 SiO2 막이 성장할텐데, 막의 성장에 따라 2번과 3번 과정의 속도를 조절해서 공정속도를 올릴 수 있다.
또한 SiO2 막이 커지면 2번의 과정이 느려진다는 것도 알 수 있다.
Deal Grove Model 유도를 통해 이 사실을 수학적으로 증명해보고자 한다.
이제 본격적으로 Deal Grove Model을 유도해 보겠다.
[Step 1] 모델의 정의 및 상황 가정
: 이 모델의 핵심은 앞서 말했듯이 산화 공정을 확산(Diffusion)과 반응(Reaction)의 직렬 연결로 보는 것이다.
1. 농도 프로파일
먼저 위 그림에서 알 수 있듯이 가스(Gas) 영역에서 산화제가 공급되어 산화막을 뚫고 지나가 실리콘 계면에서 반응한다.
주요 변수들을 정의하면,
- N0(Surface Concentration): 산화막 표면(x=0)에서의 산화제 농도
- N1(Interface Concentration): 산화막과 실리콘 계면(x=x0)에서의 산화제 농도
이때 N0의 값은 헨리의 법칙에 의해 압력에 비례하여 결정되는 고체 용해도 값으로
산화제 표면에 얼마나 녹아들어 가는지 정해져있는, 즉 알고 있는 상수값이다.
N1의 값은 계면에서 얼마나 빨리 반응해서 없어지느냐에 따라 결정되는 미지수이다.
2. Fick's First Law
산화제는 농도가 높은 표면에서 농도가 낮은 계면으로 확산한다.
$$Flux(J) = -D \frac{\partial N}{\partial x}$$
(이때 D는 산화제의 확산 계수)
Simplest Approximation (선형 근사): 산화막 내부에서 산화제가 소모되지 않는다고 가정(Steady State)하면, 농도 기울기는 직선이 된다.
$$J_{diffusion} = D \frac{N_0 - N_1}{x}$$
(이때 x는 현재 산화막의 두께)
[Step 2] 정상 상태 가정 & 미지수 소거
: 미지수인 계면 농도 N1을 구하기 위해 물질 수지식(Mass Balance)을 세운다.
1. 확산 Flux(F1): 산화막을 뚫고 들어오는 속도 (Fick의 확산 법칙을 상기)
$$F_1 = D \frac{N_0 - N_1}{x}$$
2. 반응 Flux(F2): 계면에서 실리콘과 반응하여 사라지는 속도, 계면 농도(N1)와 비례 (1차 반응의 속도 법칙을 따른다)
$$F_2 = k \cdot N_1$$
(k: 표면 반응 속도 상수, Chemical reaction rate constant)
이때 정상 상태를 가정한다.
Input = Output이 같다. 즉 들어오는 양과 소비되는 양이 같아야 농도가 일정하게 유지된다.
$$F_1 = F_2$$
$$D \frac{N_0 - N_1}{x} = k \cdot N_1$$
미지수 N1 소거하고 식을 정리하면,
$$J = \frac{D \cdot N_0}{x + D/k}$$
이 식은 산화막 두께(x)가 두꺼워질수록 Flux(J)가 줄어드는 것을 보여준다.
다시 말해, 막이 두꺼울수록 성장 속도는 느려진다는 사실을 수학적으로 입증한다.
[Step 3] 성장 속도 방정식 수립
위에서 구한 Flux(J)를 시간에 따른 두께의 성장 속도(dx/dt)로 변환한다.
이때 알고 싶은건,
$$ \frac{dx}{dt}$$
$$ \frac{J}{n} = \frac{\mathrm{cm^{-3}\,s^{-1}}}{\mathrm{cm^{-3}}}$$
이때 n은,
$$n = \frac{\rho_{\mathrm{SiO_2}} \cdot N_A}{MW_{\mathrm{SiO_2}}} = 2.25 \times 10^{22}\,\mathrm{cm^{-3}}$$
즉, 단위 시간당 들어오는 분자의 수(J)를 단위 부피 당 필요 개수(n)으로 나누면 두께 성장 속도가 된다.
$$\frac{dx}{dt} = \frac{J}{n} = \frac{D \cdot N_0 / n}{x + D/k}$$
위 식은 Deal-Grove 모델의 미분 방정식 형태이다.
두께가 성장한다는 말은 산화막과 실리콘 계면이 움직인다는 말이다.
즉, 계면의 moving 속도는 "성장속도 = 들어오는 산소 개수 / 단위 부피 당 필요한 산소 개수" 로 나타낼 수 있겠다.
그리고 "계면의 moving 속도 : 박막 성장 속도 = 0.44 : 1"이 성립하고, "Si 소모율 : 표면 상승 비율 = 45 : 55" 인것을 앞서 설명했었다.
이 설명의 의미는 dx/dt에서 x가 증가한다는 것은 웨이퍼 위 산화막이 성장하는 것이고, 이 과정에서 Si가 소모되어 기존 계면보다 더 깎이는 것을 포함한다는 의미를 가진다.
[Step 4] 적분 및 파라미터 정의
유도한 미분 방정식을 풀기 위해 파라미터 A와 B를 정의한다.
- A = 2D/k
- B = 2DN0/n
이 파라미터들을 대입해 적분하기 편리한 구조로 식을 정리하면,
$$\frac{dx}{dt} = \frac{B}{A + 2x}$$
초기 조건 t = 0일 때 두께 x=xi (초기 산화막)이라고 가정하고 변수 분리 후 적분을 진행하면,
$$\int_{x_i}^{x} (2x + A) dx = \int_{0}^{t} B dt$$
이를 풀면 Deal-Grove 모델의 일반해(General Solution)가 나온다.
\[x(t) = \frac{A}{2}\left[\sqrt{1+\frac{\tau+t}{A^2/4B}} - 1 \right]\]
이 식은 시간 함수로서 산화막 두께를 구하는 일반해이다.
이때 τ는 보정시간으로, t=0(산화 공정 시작 전)일 때 이미 웨이퍼는 Native Oxide와 같은 막 때문에 초기 두께가 존재할 수 있다.
\[\tau = \frac{x_i^2 + A x_i}{B}\]
이러한 초기 두께(xi)를 시간으로 환산해서 일반해에 더해주는 것이다.
[Step 5] Deal Grove Model의 극한 거동: Short Times
이 복잡한 일반해를 산화막이 얇은 초기 단계(Short Times)에 적용해 본다.
가정: t + τ << A2/4B(=X) = Dn / 2k2N0
즉 t가 X보다 작아지는 상황을 초기 단계(Short Times)라고 한다.
위 가정을 대입해서 정리하면,
$$x(t) \approx \frac{B}{A}(t + \tau)$$
1차 함수의 형태가 나온다.
이 식으로 알 수 있는 사실은,
초기 단계(Short Times)일 때는 시간에 정비례해서 산화막이 자라므로 반응 속도가 전체 공정의 시간을 지배한다는 것이다.
초기 단계에서는 산화막 두께가 얇은 상황이다.
확산을 통해 산소는 얇은 산화막을 금방 통과해 Si계면에 도착한다.
산소가 Si와 만나 Si + O2 → SiO2 반응을 하는 시간에 따라서 전체 공정 속도가 결정된다.
또한 B/A는 선형 속도 상수(Linear Rate Constant)로서 확산 계수 D가 약분이 되어 사라진다.
$$\frac{B}{A} \approx \frac{k \cdot N_0}{n}$$
이처럼 초기 성장 속도는 오로지 반응 속도에 의존한다는 것을 수식적으로 증명할 수 있다.
(N0: 용해도, k: 반응 속도 상수, n: 밀도)
[Step 6] 선형 속도 상수(Linear Rate Constant, B/A) 해석
앞서 말했듯이 B/A의 정의에서는 확산 계수 D가 없어 오로지 반응 속도와 농도에만 의존한다.
즉, 산화막이 얇을 때는 산소가 이동하는 시간은 무시할 만큼 매우 짧고, 산소가 실리콘과 만나서 실리콘의 단결정 구조를 구성하는 공유 결합을 끊어 SiO2를 생성하는 반응의 속도가 전체 공정 속도를 지배한다.
또한 공유 결합이 끊어질 때 남은 불완전한 전자를 댕글링 본드(Dangling bond)라고 하는데 Dry Oxidation은 이 댕글링 본드가 적어 공정의 속도가 느리고 많은 산화막을 얻기 어렵다. 다만 산화막의 퀄리티가 좋아 게이트 산화막에 쓰인다고 앞서 설명했다.
위 그래프를 보면 알 수 있듯이 Dry O2나 Wet H2O나 기판 방향이 어떻든 기울기(E_A)가 약 2.0 eV로 거의 동일하다.
산화제 종류(O2, H2O)와 상관없이 본질은 Si - Si 결합을 끊는 것이고, 이 결합을 끊는 에너지 장벽의 크기는 약 2.0 eV로 변하지 않는다.
즉, 이 장벽을 넘어야 반응이 일어난다는 것이다.
또한 Si 격자 형태에서 보는 방향에 따라 원자의 밀도가 달라진다.
111방향, 110방향, 100방향 총 세가지의 방향으로 Si 격자를 바라볼 수 있다.
결정 방향에 따른 원자 배치를 보면 111방향이 100방향 보다 원자의 밀도가 더 높다. 즉, 반응할 수 있는 실리콘 원자가 더 빽빽하게 모여 있기에 111방향의 반응 속도(B/A)가 더 빠르다.
위 그래프를 보면 데이터가 분리되어 있는 것을 확인할 수 있는데, 이는 결정 방향에 따른 산화막의 성장 속도를 나타내기 위한 것이다.
또한 반응 속도 상수(k)의 영향보다는 물의 용해도(N_0)가 산소의 용해도 보다 크기 때문에 Dry Oxidation 보다 Wet Oxidation의 전체 속도(B/A)가 더 빠르다.
[Step 7] Deal Grove Model의 극한 거동: Long Times
이제 산화막이 어느정도 두꺼워지면 확산(Diffusion)이 전체 공정을 지배하게 된다.
가정: t + τ >> A2/4B(=X)
이 상황은 산화막이 이미 많이 자라서 두꺼워진 상태이다.
Deal Grove Model의 일반해를 보면 분자(t + τ)가 분모(X)에 비해 매우 크므로 분모는 무시할 수 있다.
즉 Long Time일 때의 가정을 일반해에 대입해 정리하면,
$$ \quad x(t) \approx \sqrt{B(t+\tau)}$$
산화막의 두께는 시간의 제곱근(√t)에 비례해서 자란다.
즉, 시간이 지날수록 성장 속도가 급격히 느려진다.
산화제가 계면까지 도달하려면 이미 형성된 두꺼운 산화막을 뚫고 지나가야 하기 때문에 반응(k)보다 이동(확산 계수: D)에 의해 공정의 속도가 결정된다.
$$B = \frac{2 \cdot D \cdot N_0}{n}$$
앞서 B를 이렇게 정의했었다.
B를 보면 반응 속도 상수 k가 없는 것을 알 수 있다. 즉 전체 속도는 확산 계수(D)와 농도(N0)에만 의존한다.
그래프를 보면 100 방향과 111 방향의 데이터가 하나의 선으로 합쳐져 있다.
이미 산화막(SiO2)은 비정질(Amorphous) 구조이다. 산소가 비정질 층을 뚫고 지나가는 행위 자체는 바닥에 깔린 실리콘 기판의 결정 방향과 아무런 상관이 없기 때문이다.
그리고 Long Times에서는 기울기가 다르다. 이는 확산(Diffusion)에 필요한 에너지 장벽이 산화제의 종류에 따라 다르기 때문이다.
O2분자가 H2O 분자보다 크기도 크고 분자량도 더 많아 O2의 확산 에너지 장벽이 더 높다.
즉 Dry Oxidation의 확산이 더 어려워 속도도 느리고 많은 양의 산화막도 만들지 못한다.
최종 정리를 하자면,
- B/A(Short Times): 산화 공정의 속도는 반응 속도 상수 k가 결정한다. 그렇기에 실리콘 결정 방향이 중요하며 111방향으로 해야 반응하는 실리콘 원자의 개수가 더 많아 반응 속도가 빠르다. 산화제의 종류와 상관없이 실리콘 격자 공유 결합을 끊는 에너지 장벽의 크기는 약 2.0 eV이다.
- B(Long Times): 산화 공정의 속도는 확산 계수 D와 SiO2 막을 뚫고 지나가는 속도에 의해 결정된다. 즉, 비정질 층인 SiO2를 통과하기에 실리콘 결정 방향은 상관이 없고, 확산 계수가 지배하는 단계이다.
즉, 물 분자와 산소 분자의 확산 메커니즘 차이로 인해 에너지 장벽이 달라서 이러한 현상이 나타난다. - Dry & Wet Oxidation
: 열산화 공정(Dry & Wet)은 하부의 실리콘 기판을 갉아먹으며 성장한다. 즉 BEOL공정에 열산화 방식을 쓰면 하부 구조를 파괴하게 될 것이다. 또한 열예산 문제로 인해 소자가 망가질 것이다.
건식 산화는 산소만을 사용하여 성장속도가 느리지만, 조직이 매우 치밀하고 계면 특성이 매우 뛰어나 게이트 산화막과 같은 얇고 완벽한 절연성이 필요한 곳에 쓰인다.
습식산화는 수증기를 사용하여 막의 성장 속도가 빠르지만 내부에 -OH(하이드록실 기) 불순물이 포함되어 막의 밀도가 상대적으로 낮고, 전기적 특성이 떨어진다.
즉, SiO2에서 H2O의 용해도는 O2에 비해서 약 1000배 빠르다.
그렇기에 Wet Oxidation이 Dry Oxidation보다 산화 공정의 속도가 빠른 것이다.
또한 이러한 특징들 때문에 Wet Oxidation은 막의 퀄리티가 안좋은 대신, 빠른 속도로 두께를 올리는 데 초점이 맞추어져 있고, Dry Oxidation은 막의 퀄리티가 매우 좋아 게이트 산화막에 쓰이는 대신, 수십nm 두께 정도 산화할 수 있고, 속도가 Wet Oxidation에 비해 매우 느리다.
분량이 너무 길어져 산화 속도에 영향을 주는 인자에 대한 설명과 나머지 설명들은 산화공정(Oxidation) 이론(2) 포스팅에서 마저 하겠다.
'Semi-Conductor > ISRC 교육 기록' 카테고리의 다른 글
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(2) (0) | 2026.05.28 |
|---|---|
| [반도체 공정] #4. 사진 공정(Photolithography) 이론(1) (0) | 2026.05.21 |
| [반도체 공정] #3. 이온 주입(Ion Implantation) 이론 (0) | 2026.05.07 |
| [반도체 공정] #2. 산화공정(Oxidation) 이론(2) (0) | 2026.02.18 |
| [반도체 공정] #1. 진공(Vacuum) 이론 (0) | 2026.02.14 |